ਇੱਕ ਲੇਖ ਵਿੱਚ MOSFET ਨੂੰ ਸਮਝੋ

ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਉਪਕਰਣ ਉਦਯੋਗ, ਖਪਤ, ਫੌਜੀ ਅਤੇ ਹੋਰ ਖੇਤਰਾਂ ਵਿੱਚ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਇੱਕ ਉੱਚ ਰਣਨੀਤਕ ਸਥਿਤੀ ਹੈ। ਆਉ ਇੱਕ ਤਸਵੀਰ ਤੋਂ ਪਾਵਰ ਡਿਵਾਈਸਾਂ ਦੀ ਸਮੁੱਚੀ ਤਸਵੀਰ 'ਤੇ ਇੱਕ ਨਜ਼ਰ ਮਾਰੀਏ:

ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਡਿਵਾਈਸਾਂ ਨੂੰ ਸਰਕਟ ਸਿਗਨਲਾਂ ਦੇ ਨਿਯੰਤਰਣ ਦੀ ਡਿਗਰੀ ਦੇ ਅਨੁਸਾਰ ਪੂਰੀ ਕਿਸਮ, ਅਰਧ-ਨਿਯੰਤਰਿਤ ਕਿਸਮ ਅਤੇ ਗੈਰ-ਨਿਯੰਤਰਿਤ ਕਿਸਮ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਜਾਂ ਡ੍ਰਾਈਵਿੰਗ ਸਰਕਟ ਦੀਆਂ ਸਿਗਨਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ, ਇਸ ਨੂੰ ਵੋਲਟੇਜ-ਚਲਾਏ ਕਿਸਮ, ਵਰਤਮਾਨ-ਚਲਾਏ ਕਿਸਮ, ਆਦਿ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਵਰਗੀਕਰਨ	ਕਿਸਮ	ਖਾਸ ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਯੰਤਰ
ਬਿਜਲਈ ਸਿਗਨਲਾਂ ਦੀ ਨਿਯੰਤਰਣਯੋਗਤਾ	ਅਰਧ-ਨਿਯੰਤਰਿਤ ਕਿਸਮ	ਐਸ.ਸੀ.ਆਰ
	ਪੂਰਾ ਕੰਟਰੋਲ	GTO, GTR, MOSFET, IGBT
	ਬੇਕਾਬੂ	ਪਾਵਰ ਡਾਇਡ
ਡ੍ਰਾਇਵਿੰਗ ਸਿਗਨਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ	ਵੋਲਟੇਜ ਸੰਚਾਲਿਤ ਕਿਸਮ	IGBT, MOSFET, SITH
ਡ੍ਰਾਇਵਿੰਗ ਸਿਗਨਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ	ਮੌਜੂਦਾ ਸੰਚਾਲਿਤ ਕਿਸਮ	SCR, GTO, GTR
ਪ੍ਰਭਾਵੀ ਸਿਗਨਲ ਵੇਵਫਾਰਮ	ਪਲਸ ਟਰਿੱਗਰ ਕਿਸਮ	SCR, GTO
ਪ੍ਰਭਾਵੀ ਸਿਗਨਲ ਵੇਵਫਾਰਮ	ਇਲੈਕਟ੍ਰਾਨਿਕ ਕੰਟਰੋਲ ਕਿਸਮ	GTR, MOSFET, IGBT
ਉਹ ਸਥਿਤੀਆਂ ਜਿਨ੍ਹਾਂ ਵਿੱਚ ਕਰੰਟ-ਲੈਣ ਵਾਲੇ ਇਲੈਕਟ੍ਰੋਨ ਹਿੱਸਾ ਲੈਂਦੇ ਹਨ	ਦੋਧਰੁਵੀ ਜੰਤਰ	ਪਾਵਰ ਡਾਇਡ, SCR, GTO, GTR, BSIT, BJT
	ਯੂਨੀਪੋਲਰ ਡਿਵਾਈਸ	MOSFET, SIT
	ਕੰਪੋਜ਼ਿਟ ਡਿਵਾਈਸ	MCT, IGBT, SITH ਅਤੇ IGCT

ਵੱਖ-ਵੱਖ ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਯੰਤਰਾਂ ਦੀਆਂ ਵੱਖੋ-ਵੱਖਰੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ ਜਿਵੇਂ ਕਿ ਵੋਲਟੇਜ, ਮੌਜੂਦਾ ਸਮਰੱਥਾ, ਰੁਕਾਵਟ ਸਮਰੱਥਾ, ਅਤੇ ਆਕਾਰ। ਅਸਲ ਵਰਤੋਂ ਵਿੱਚ, ਵੱਖ-ਵੱਖ ਖੇਤਰਾਂ ਅਤੇ ਲੋੜਾਂ ਅਨੁਸਾਰ ਢੁਕਵੇਂ ਯੰਤਰਾਂ ਦੀ ਚੋਣ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

ਵੱਖ-ਵੱਖ ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਯੰਤਰਾਂ ਦੀਆਂ ਵੱਖ-ਵੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

ਸੈਮੀਕੰਡਕਟਰ ਉਦਯੋਗ ਆਪਣੇ ਜਨਮ ਤੋਂ ਲੈ ਕੇ ਤਿੰਨ ਪੀੜ੍ਹੀਆਂ ਦੇ ਪਦਾਰਥਕ ਤਬਦੀਲੀਆਂ ਵਿੱਚੋਂ ਲੰਘਿਆ ਹੈ। ਹੁਣ ਤੱਕ, Si ਦੁਆਰਾ ਪ੍ਰਸਤੁਤ ਕੀਤੀ ਗਈ ਪਹਿਲੀ ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ ਅਜੇ ਵੀ ਮੁੱਖ ਤੌਰ 'ਤੇ ਪਾਵਰ ਸੈਮੀਕੰਡਕਟਰ ਉਪਕਰਣਾਂ ਦੇ ਖੇਤਰ ਵਿੱਚ ਵਰਤੀ ਜਾਂਦੀ ਹੈ।

ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ		ਬੈਂਡਗੈਪ (eV)	ਪਿਘਲਣ ਦਾ ਬਿੰਦੂ (ਕੇ)	ਮੁੱਖ ਐਪਲੀਕੇਸ਼ਨ
ਪਹਿਲੀ ਪੀੜ੍ਹੀ ਦੇ ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ	Ge	1.1	1221	ਘੱਟ ਵੋਲਟੇਜ, ਘੱਟ ਬਾਰੰਬਾਰਤਾ, ਮੱਧਮ ਪਾਵਰ ਟਰਾਂਜ਼ਿਸਟਰ, ਫੋਟੋਡਿਟੈਕਟਰ
ਦੂਜੀ ਪੀੜ੍ਹੀ ਦੇ ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ	Si	0.7	1687
ਤੀਜੀ ਪੀੜ੍ਹੀ ਦੇ ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ	GaAs	1.4	1511	ਮਾਈਕ੍ਰੋਵੇਵ, ਮਿਲੀਮੀਟਰ ਵੇਵ ਯੰਤਰ, ਰੋਸ਼ਨੀ ਕੱਢਣ ਵਾਲੇ ਯੰਤਰ
	ਐਸ.ਆਈ.ਸੀ	3.05	2826	1. ਉੱਚ-ਤਾਪਮਾਨ, ਉੱਚ-ਵਾਰਵਾਰਤਾ, ਰੇਡੀਏਸ਼ਨ-ਰੋਧਕ ਉੱਚ-ਪਾਵਰ ਉਪਕਰਣ 2. ਨੀਲਾ, ਗ੍ਰੇਡ, ਵਾਇਲੇਟ ਲਾਈਟ-ਐਮੀਟਿੰਗ ਡਾਇਡ, ਸੈਮੀਕੰਡਕਟਰ ਲੇਜ਼ਰ
	GaN	3.4	1973
	ਏ.ਆਈ.ਐਨ	6.2	2470
	C	5.5	> 3800
	ZnO	3.37	2248

ਅਰਧ-ਨਿਯੰਤਰਿਤ ਅਤੇ ਪੂਰੀ ਤਰ੍ਹਾਂ ਨਿਯੰਤਰਿਤ ਪਾਵਰ ਡਿਵਾਈਸਾਂ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਸਾਰ ਦਿਓ:

ਡਿਵਾਈਸ ਦੀ ਕਿਸਮ	ਐਸ.ਸੀ.ਆਰ	ਜੀ.ਟੀ.ਆਰ	MOSFET	ਆਈ.ਜੀ.ਬੀ.ਟੀ
ਕੰਟਰੋਲ ਕਿਸਮ	ਪਲਸ ਟਰਿੱਗਰ	ਮੌਜੂਦਾ ਕੰਟਰੋਲ	ਵੋਲਟੇਜ ਕੰਟਰੋਲ	ਫਿਲਮ ਕੇਂਦਰ
ਸਵੈ-ਬੰਦ ਲਾਈਨ	ਕਮਿਊਟੇਸ਼ਨ ਬੰਦ	ਸਵੈ-ਬੰਦ ਜੰਤਰ	ਸਵੈ-ਬੰਦ ਜੰਤਰ	ਸਵੈ-ਬੰਦ ਜੰਤਰ
ਕੰਮ ਕਰਨ ਦੀ ਬਾਰੰਬਾਰਤਾ	~1khz	~30khz	20khz-Mhz	~40khz
ਡ੍ਰਾਈਵਿੰਗ ਪਾਵਰ	ਛੋਟਾ	ਵੱਡਾ	ਛੋਟਾ	ਛੋਟਾ
ਬਦਲਣ ਦੇ ਨੁਕਸਾਨ	ਵੱਡਾ	ਵੱਡਾ	ਵੱਡਾ	ਵੱਡਾ
ਸੰਚਾਲਨ ਦਾ ਨੁਕਸਾਨ	ਛੋਟਾ	ਛੋਟਾ	ਵੱਡਾ	ਛੋਟਾ
ਵੋਲਟੇਜ ਅਤੇ ਮੌਜੂਦਾ ਪੱਧਰ	最大	ਵੱਡਾ	ਘੱਟੋ-ਘੱਟ	ਹੋਰ
ਆਮ ਐਪਲੀਕੇਸ਼ਨ	ਮੱਧਮ ਬਾਰੰਬਾਰਤਾ ਇੰਡਕਸ਼ਨ ਹੀਟਿੰਗ	UPS ਬਾਰੰਬਾਰਤਾ ਕਨਵਰਟਰ	ਬਿਜਲੀ ਸਪਲਾਈ ਨੂੰ ਬਦਲਣਾ	UPS ਬਾਰੰਬਾਰਤਾ ਕਨਵਰਟਰ
ਕੀਮਤ	ਸਭ ਤੋਂ ਘੱਟ	ਘੱਟ	ਮੱਧ ਵਿੱਚ	ਸਭ ਤੋਂ ਮਹਿੰਗਾ
ਸੰਚਾਲਨ ਮੋਡੂਲੇਸ਼ਨ ਪ੍ਰਭਾਵ	ਕੋਲ	ਕੋਲ	ਕੋਈ ਨਹੀਂ	ਕੋਲ

MOSFETs ਨੂੰ ਜਾਣੋ

MOSFET ਵਿੱਚ ਉੱਚ ਇੰਪੁੱਟ ਰੁਕਾਵਟ, ਘੱਟ ਰੌਲਾ, ਅਤੇ ਚੰਗੀ ਥਰਮਲ ਸਥਿਰਤਾ ਹੈ; ਇਸ ਵਿੱਚ ਇੱਕ ਸਧਾਰਨ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆ ਅਤੇ ਮਜ਼ਬੂਤ ਰੇਡੀਏਸ਼ਨ ਹੈ, ਇਸਲਈ ਇਹ ਆਮ ਤੌਰ 'ਤੇ ਐਂਪਲੀਫਾਇਰ ਸਰਕਟਾਂ ਜਾਂ ਸਵਿਚਿੰਗ ਸਰਕਟਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ;

(1) ਮੁੱਖ ਚੋਣ ਮਾਪਦੰਡ: ਡਰੇਨ-ਸਰੋਤ ਵੋਲਟੇਜ VDS (ਵੋਲਟੇਜ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰਨਾ), ID ਨਿਰੰਤਰ ਲੀਕੇਜ ਕਰੰਟ, RDS(ਆਨ) ਆਨ-ਰੇਸਿਸਟੈਂਸ, Ciss ਇਨਪੁਟ ਕੈਪੈਸੀਟੈਂਸ (ਜੰਕਸ਼ਨ ਕੈਪੈਸੀਟੈਂਸ), ਕੁਆਲਿਟੀ ਫੈਕਟਰ FOM=Ron*Qg, ਆਦਿ।

(2) ਵੱਖ-ਵੱਖ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੇ ਅਨੁਸਾਰ, ਇਸ ਨੂੰ TrenchMOS ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ: Trench MOSFET, ਮੁੱਖ ਤੌਰ 'ਤੇ 100V ਦੇ ਅੰਦਰ ਘੱਟ ਵੋਲਟੇਜ ਖੇਤਰ ਵਿੱਚ; SGT (ਸਪਲਿਟ ਗੇਟ) MOSFET: ਸਪਲਿਟ ਗੇਟ MOSFET, ਮੁੱਖ ਤੌਰ 'ਤੇ 200V ਦੇ ਅੰਦਰ ਮੱਧਮ ਅਤੇ ਘੱਟ ਵੋਲਟੇਜ ਖੇਤਰ ਵਿੱਚ; SJ MOSFET: ਸੁਪਰ ਜੰਕਸ਼ਨ MOSFET, ਮੁੱਖ ਤੌਰ 'ਤੇ ਹਾਈ ਵੋਲਟੇਜ ਫੀਲਡ 600-800V ਵਿੱਚ;

ਇੱਕ ਸਵਿਚਿੰਗ ਪਾਵਰ ਸਪਲਾਈ ਵਿੱਚ, ਜਿਵੇਂ ਕਿ ਇੱਕ ਓਪਨ-ਡਰੇਨ ਸਰਕਟ, ਡਰੇਨ ਬਰਕਰਾਰ ਲੋਡ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ, ਜਿਸਨੂੰ ਇੱਕ ਓਪਨ-ਡਰੇਨ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਇੱਕ ਓਪਨ-ਡਰੇਨ ਸਰਕਟ ਵਿੱਚ, ਲੋਡ ਕਿੰਨੀ ਵੀ ਉੱਚੀ ਵੋਲਟੇਜ ਨਾਲ ਜੁੜਿਆ ਹੋਵੇ, ਲੋਡ ਕਰੰਟ ਨੂੰ ਚਾਲੂ ਅਤੇ ਬੰਦ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਹ ਇੱਕ ਆਦਰਸ਼ ਐਨਾਲਾਗ ਸਵਿਚਿੰਗ ਡਿਵਾਈਸ ਹੈ। ਇਹ ਇੱਕ ਸਵਿਚਿੰਗ ਡਿਵਾਈਸ ਦੇ ਰੂਪ ਵਿੱਚ MOSFET ਦਾ ਸਿਧਾਂਤ ਹੈ।

ਮਾਰਕੀਟ ਸ਼ੇਅਰ ਦੇ ਰੂਪ ਵਿੱਚ, MOSFETs ਲਗਭਗ ਸਾਰੇ ਪ੍ਰਮੁੱਖ ਅੰਤਰਰਾਸ਼ਟਰੀ ਨਿਰਮਾਤਾਵਾਂ ਦੇ ਹੱਥਾਂ ਵਿੱਚ ਕੇਂਦਰਿਤ ਹਨ। ਇਹਨਾਂ ਵਿੱਚੋਂ, Infineon ਨੇ 2015 ਵਿੱਚ IR (ਅਮਰੀਕਨ ਇੰਟਰਨੈਸ਼ਨਲ ਰੀਕਟੀਫਾਇਰ ਕੰਪਨੀ) ਨੂੰ ਹਾਸਲ ਕੀਤਾ ਅਤੇ ਉਦਯੋਗ ਦੇ ਨੇਤਾ ਬਣ ਗਏ। ON ਸੈਮੀਕੰਡਕਟਰ ਨੇ ਸਤੰਬਰ 2016 ਵਿੱਚ ਫੇਅਰਚਾਈਲਡ ਸੈਮੀਕੰਡਕਟਰ ਦੀ ਪ੍ਰਾਪਤੀ ਵੀ ਪੂਰੀ ਕੀਤੀ। , ਮਾਰਕੀਟ ਸ਼ੇਅਰ ਦੂਜੇ ਸਥਾਨ 'ਤੇ ਪਹੁੰਚ ਗਿਆ, ਅਤੇ ਫਿਰ ਵਿਕਰੀ ਦਰਜਾਬੰਦੀ ਰੇਨੇਸਾਸ, ਤੋਸ਼ੀਬਾ, IWC, ST, ਵਿਸ਼ਾ, ਅੰਸ਼ੀ, ਮੈਗਨਾ, ਆਦਿ;

ਮੁੱਖ ਧਾਰਾ MOSFET ਬ੍ਰਾਂਡਾਂ ਨੂੰ ਕਈ ਲੜੀਵਾਂ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ: ਅਮਰੀਕੀ, ਜਾਪਾਨੀ ਅਤੇ ਕੋਰੀਅਨ।

ਅਮਰੀਕਨ ਸੀਰੀਜ਼: ਇਨਫਾਈਨ, ਆਈਆਰ, ਫੇਅਰਚਾਈਲਡ, ਓਨ ਸੈਮੀਕੰਡਕਟਰ, ਐਸਟੀ, ਟੀਆਈ, ਪੀਆਈ, ਏਓਐਸ, ਆਦਿ;

ਜਾਪਾਨੀ: ਤੋਸ਼ੀਬਾ, ਰੇਨੇਸਾਸ, ROHM, ਆਦਿ;

ਕੋਰੀਆਈ ਲੜੀ: ਮੈਗਨਾ, ਕੇਈਸੀ, ਏਯੂਕੇ, ਮੋਰੀਨਾ ਹਿਰੋਸ਼ੀ, ਸ਼ਿਨਾਨ, ਕੇਆਈਏ

MOSFET ਪੈਕੇਜ ਸ਼੍ਰੇਣੀਆਂ

PCB ਬੋਰਡ 'ਤੇ ਇਸ ਨੂੰ ਸਥਾਪਿਤ ਕਰਨ ਦੇ ਤਰੀਕੇ ਦੇ ਅਨੁਸਾਰ, MOSFET ਪੈਕੇਜਾਂ ਦੀਆਂ ਦੋ ਮੁੱਖ ਕਿਸਮਾਂ ਹਨ: ਪਲੱਗ-ਇਨ (ਹੋਲ ਰਾਹੀਂ) ਅਤੇ ਸਤਹ ਮਾਊਂਟ (ਸਰਫੇਸ ਮਾਊਂਟ)।

ਪਲੱਗ-ਇਨ ਕਿਸਮ ਦਾ ਮਤਲਬ ਹੈ ਕਿ MOSFET ਦੇ ਪਿੰਨ PCB ਬੋਰਡ ਦੇ ਮਾਊਂਟਿੰਗ ਹੋਲ ਵਿੱਚੋਂ ਲੰਘਦੇ ਹਨ ਅਤੇ PCB ਬੋਰਡ ਵਿੱਚ ਵੇਲਡ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਆਮ ਪਲੱਗ-ਇਨ ਪੈਕੇਜਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: ਦੋਹਰਾ ਇਨ-ਲਾਈਨ ਪੈਕੇਜ (DIP), ਟਰਾਂਜ਼ਿਸਟਰ ਆਉਟਲਾਈਨ ਪੈਕੇਜ (TO), ਅਤੇ ਪਿੰਨ ਗਰਿੱਡ ਐਰੇ ਪੈਕੇਜ (PGA)।

ਪਲੱਗ-ਇਨ ਪੈਕੇਜਿੰਗ

ਸਰਫੇਸ ਮਾਉਂਟਿੰਗ ਉਹ ਹੈ ਜਿੱਥੇ MOSFET ਪਿੰਨ ਅਤੇ ਗਰਮੀ ਡਿਸਸੀਪੇਸ਼ਨ ਫਲੈਂਜ ਨੂੰ ਪੀਸੀਬੀ ਬੋਰਡ ਦੀ ਸਤ੍ਹਾ 'ਤੇ ਪੈਡਾਂ ਨਾਲ ਵੇਲਡ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਆਮ ਸਤਹ ਮਾਊਂਟ ਪੈਕੇਜਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: ਟਰਾਂਜ਼ਿਸਟਰ ਆਉਟਲਾਈਨ (D-PAK), ਛੋਟਾ ਆਉਟਲਾਈਨ ਟਰਾਂਜ਼ਿਸਟਰ (SOT), ਛੋਟਾ ਆਉਟਲਾਈਨ ਪੈਕੇਜ (SOP), ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜ (QFP), ਪਲਾਸਟਿਕ ਲੀਡ ਚਿੱਪ ਕੈਰੀਅਰ (PLCC), ਆਦਿ।

ਸਤਹ ਮਾਊਟ ਪੈਕੇਜ

ਤਕਨਾਲੋਜੀ ਦੇ ਵਿਕਾਸ ਦੇ ਨਾਲ, ਪੀਸੀਬੀ ਬੋਰਡ ਜਿਵੇਂ ਕਿ ਮਦਰਬੋਰਡ ਅਤੇ ਗ੍ਰਾਫਿਕਸ ਕਾਰਡ ਵਰਤਮਾਨ ਵਿੱਚ ਘੱਟ ਅਤੇ ਘੱਟ ਸਿੱਧੀ ਪਲੱਗ-ਇਨ ਪੈਕੇਜਿੰਗ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, ਅਤੇ ਵਧੇਰੇ ਸਤਹ ਮਾਊਂਟ ਪੈਕੇਜਿੰਗ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

1. ਦੋਹਰਾ ਇਨ-ਲਾਈਨ ਪੈਕੇਜ (DIP)

DIP ਪੈਕੇਜ ਵਿੱਚ ਪਿੰਨ ਦੀਆਂ ਦੋ ਕਤਾਰਾਂ ਹਨ ਅਤੇ ਇੱਕ DIP ਢਾਂਚੇ ਦੇ ਨਾਲ ਇੱਕ ਚਿੱਪ ਸਾਕਟ ਵਿੱਚ ਪਾਉਣ ਦੀ ਲੋੜ ਹੈ। ਇਸਦੀ ਡੈਰੀਵੇਸ਼ਨ ਵਿਧੀ SDIP (Shrink DIP) ਹੈ, ਜੋ ਕਿ ਇੱਕ ਸੁੰਗੜਨ ਵਾਲਾ ਡਬਲ-ਇਨ-ਲਾਈਨ ਪੈਕੇਜ ਹੈ। ਪਿੰਨ ਦੀ ਘਣਤਾ ਡੀਆਈਪੀ ਨਾਲੋਂ 6 ਗੁਣਾ ਵੱਧ ਹੈ।

ਡੀਆਈਪੀ ਪੈਕੇਜਿੰਗ ਢਾਂਚੇ ਦੇ ਰੂਪਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: ਮਲਟੀ-ਲੇਅਰ ਸਿਰੇਮਿਕ ਡਿਊਲ-ਇਨ-ਲਾਈਨ ਡੀਆਈਪੀ, ਸਿੰਗਲ-ਲੇਅਰ ਸਿਰੇਮਿਕ ਡਿਊਲ-ਇਨ-ਲਾਈਨ ਡੀਆਈਪੀ, ਲੀਡ ਫਰੇਮ ਡੀਆਈਪੀ (ਗਲਾਸ-ਸੀਰੇਮਿਕ ਸੀਲਿੰਗ ਕਿਸਮ, ਪਲਾਸਟਿਕ ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਬਣਤਰ ਦੀ ਕਿਸਮ, ਵਸਰਾਵਿਕ ਲੋ-ਪਿਘਲਣ ਵਾਲੇ ਗਲਾਸ ਐਨਕੈਪਸੂਲੇਸ਼ਨ ਸਮੇਤ ਕਿਸਮ) ਆਦਿ। ਡੀਆਈਪੀ ਪੈਕਜਿੰਗ ਦੀ ਵਿਸ਼ੇਸ਼ਤਾ ਇਹ ਹੈ ਕਿ ਇਹ ਪੀਸੀਬੀ ਬੋਰਡਾਂ ਦੀ ਹੋਲ ਵੈਲਡਿੰਗ ਨੂੰ ਆਸਾਨੀ ਨਾਲ ਮਹਿਸੂਸ ਕਰ ਸਕਦਾ ਹੈ ਅਤੇ ਇਸ ਵਿੱਚ ਵਧੀਆ ਹੈ ਮਦਰਬੋਰਡ ਨਾਲ ਅਨੁਕੂਲਤਾ.

ਹਾਲਾਂਕਿ, ਕਿਉਂਕਿ ਇਸਦਾ ਪੈਕੇਜਿੰਗ ਖੇਤਰ ਅਤੇ ਮੋਟਾਈ ਮੁਕਾਬਲਤਨ ਵੱਡੀ ਹੈ, ਅਤੇ ਪਲੱਗਿੰਗ ਅਤੇ ਅਨਪਲੱਗਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਪਿੰਨ ਆਸਾਨੀ ਨਾਲ ਖਰਾਬ ਹੋ ਜਾਂਦੇ ਹਨ, ਭਰੋਸੇਯੋਗਤਾ ਮਾੜੀ ਹੈ। ਉਸੇ ਸਮੇਂ, ਪ੍ਰਕਿਰਿਆ ਦੇ ਪ੍ਰਭਾਵ ਦੇ ਕਾਰਨ, ਪਿੰਨਾਂ ਦੀ ਗਿਣਤੀ ਆਮ ਤੌਰ 'ਤੇ 100 ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੁੰਦੀ ਹੈ. ਇਸ ਲਈ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਦਯੋਗ ਦੇ ਉੱਚ ਏਕੀਕਰਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ, ਡੀਆਈਪੀ ਪੈਕੇਜਿੰਗ ਹੌਲੀ ਹੌਲੀ ਇਤਿਹਾਸ ਦੇ ਪੜਾਅ ਤੋਂ ਪਿੱਛੇ ਹਟ ਗਈ ਹੈ.

2. ਟਰਾਂਜ਼ਿਸਟਰ ਆਉਟਲਾਈਨ ਪੈਕੇਜ (TO)

ਸ਼ੁਰੂਆਤੀ ਪੈਕੇਜਿੰਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ, ਜਿਵੇਂ ਕਿ TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, ਆਦਿ, ਸਾਰੇ ਪਲੱਗ-ਇਨ ਪੈਕੇਜਿੰਗ ਡਿਜ਼ਾਈਨ ਹਨ।

TO-3P/247: ਇਹ ਮੱਧਮ-ਉੱਚ ਵੋਲਟੇਜ ਅਤੇ ਉੱਚ-ਮੌਜੂਦਾ MOSFETs ਲਈ ਇੱਕ ਆਮ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਣ ਵਾਲਾ ਪੈਕੇਜਿੰਗ ਫਾਰਮ ਹੈ। ਉਤਪਾਦ ਵਿੱਚ ਉੱਚ ਸਹਿਣ ਵਾਲੀ ਵੋਲਟੇਜ ਅਤੇ ਮਜ਼ਬੂਤ ਟੁੱਟਣ ਪ੍ਰਤੀਰੋਧ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ। ਨੂੰ

TO-220/220F: TO-220F ਇੱਕ ਪੂਰੀ ਤਰ੍ਹਾਂ ਪਲਾਸਟਿਕ ਦਾ ਪੈਕੇਜ ਹੈ, ਅਤੇ ਇਸਨੂੰ ਰੇਡੀਏਟਰ 'ਤੇ ਸਥਾਪਤ ਕਰਨ ਵੇਲੇ ਇੱਕ ਇੰਸੂਲੇਟਿੰਗ ਪੈਡ ਜੋੜਨ ਦੀ ਕੋਈ ਲੋੜ ਨਹੀਂ ਹੈ; TO-220 ਵਿੱਚ ਮੱਧ ਪਿੰਨ ਨਾਲ ਜੁੜੀ ਇੱਕ ਧਾਤ ਦੀ ਸ਼ੀਟ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਰੇਡੀਏਟਰ ਨੂੰ ਸਥਾਪਤ ਕਰਨ ਵੇਲੇ ਇੱਕ ਇੰਸੂਲੇਟਿੰਗ ਪੈਡ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇਹਨਾਂ ਦੋ ਪੈਕੇਜ ਸਟਾਈਲਾਂ ਦੇ MOSFETs ਦੇ ਸਮਾਨ ਰੂਪ ਹਨ ਅਤੇ ਇਹਨਾਂ ਨੂੰ ਇੱਕ ਦੂਜੇ ਦੇ ਬਦਲੇ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਨੂੰ

TO-251: ਇਹ ਪੈਕ ਕੀਤਾ ਉਤਪਾਦ ਮੁੱਖ ਤੌਰ 'ਤੇ ਲਾਗਤਾਂ ਨੂੰ ਘਟਾਉਣ ਅਤੇ ਉਤਪਾਦ ਦਾ ਆਕਾਰ ਘਟਾਉਣ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਇਹ ਮੁੱਖ ਤੌਰ 'ਤੇ 60A ਤੋਂ ਘੱਟ ਮੱਧਮ ਵੋਲਟੇਜ ਅਤੇ ਉੱਚ ਮੌਜੂਦਾ ਅਤੇ 7N ਤੋਂ ਹੇਠਾਂ ਉੱਚ ਵੋਲਟੇਜ ਵਾਲੇ ਵਾਤਾਵਰਣ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਨੂੰ

TO-92: ਇਹ ਪੈਕੇਜ ਸਿਰਫ ਘੱਟ-ਵੋਲਟੇਜ MOSFET (10A ਤੋਂ ਘੱਟ, 60V ਤੋਂ ਘੱਟ ਵੋਲਟੇਜ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰਨ ਵਾਲਾ) ਅਤੇ ਉੱਚ-ਵੋਲਟੇਜ 1N60/65 ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਕਿ ਲਾਗਤਾਂ ਨੂੰ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕੇ।

ਹਾਲ ਹੀ ਦੇ ਸਾਲਾਂ ਵਿੱਚ, ਪਲੱਗ-ਇਨ ਪੈਕਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੀ ਉੱਚ ਵੈਲਡਿੰਗ ਲਾਗਤ ਅਤੇ ਪੈਚ-ਕਿਸਮ ਦੇ ਉਤਪਾਦਾਂ ਲਈ ਘਟੀਆ ਗਰਮੀ ਦੀ ਖਰਾਬੀ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੇ ਕਾਰਨ, ਸਤਹ ਮਾਉਂਟ ਮਾਰਕੀਟ ਵਿੱਚ ਮੰਗ ਲਗਾਤਾਰ ਵਧ ਰਹੀ ਹੈ, ਜਿਸ ਨਾਲ TO ਪੈਕਜਿੰਗ ਦੇ ਵਿਕਾਸ ਵਿੱਚ ਵੀ ਵਾਧਾ ਹੋਇਆ ਹੈ। ਸਤਹ ਮਾਊਟ ਪੈਕੇਜਿੰਗ ਵਿੱਚ.

TO-252 (D-PAK ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ) ਅਤੇ TO-263 (D2PAK) ਦੋਵੇਂ ਸਤਹ ਮਾਊਂਟ ਪੈਕੇਜ ਹਨ।

ਪੈਕੇਜ ਉਤਪਾਦ ਦੀ ਦਿੱਖ ਲਈ

TO252/D-PAK ਇੱਕ ਪਲਾਸਟਿਕ ਚਿੱਪ ਪੈਕੇਜ ਹੈ, ਜੋ ਆਮ ਤੌਰ 'ਤੇ ਪਾਵਰ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਅਤੇ ਵੋਲਟੇਜ ਸਥਿਰ ਕਰਨ ਵਾਲੀਆਂ ਚਿਪਸ ਦੀ ਪੈਕਿੰਗ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਇਹ ਮੌਜੂਦਾ ਮੁੱਖ ਧਾਰਾ ਪੈਕੇਜਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ। ਇਸ ਪੈਕੇਜਿੰਗ ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ MOSFET ਵਿੱਚ ਤਿੰਨ ਇਲੈਕਟ੍ਰੋਡ, ਗੇਟ (G), ਡਰੇਨ (D), ਅਤੇ ਸਰੋਤ (S) ਹਨ। ਡਰੇਨ (ਡੀ) ਪਿੰਨ ਨੂੰ ਕੱਟ ਦਿੱਤਾ ਗਿਆ ਹੈ ਅਤੇ ਵਰਤਿਆ ਨਹੀਂ ਗਿਆ ਹੈ। ਇਸ ਦੀ ਬਜਾਏ, ਪਿੱਠ 'ਤੇ ਹੀਟ ਸਿੰਕ ਨੂੰ ਡਰੇਨ (ਡੀ) ਦੇ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਜੋ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਪੀਸੀਬੀ ਨੂੰ ਵੇਲਡ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇੱਕ ਪਾਸੇ, ਇਹ ਵੱਡੇ ਕਰੰਟਾਂ ਨੂੰ ਆਉਟਪੁੱਟ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਦੂਜੇ ਪਾਸੇ, ਇਹ ਪੀਸੀਬੀ ਦੁਆਰਾ ਗਰਮੀ ਨੂੰ ਦੂਰ ਕਰਦਾ ਹੈ। ਇਸ ਲਈ, ਪੀਸੀਬੀ 'ਤੇ ਤਿੰਨ ਡੀ-ਪੈਕ ਪੈਡ ਹਨ, ਅਤੇ ਡਰੇਨ (ਡੀ) ਪੈਡ ਵੱਡਾ ਹੈ। ਇਸ ਦੀਆਂ ਪੈਕੇਜਿੰਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਇਸ ਪ੍ਰਕਾਰ ਹਨ:

TO-252/D-PAK ਪੈਕੇਜ ਆਕਾਰ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

TO-263 TO-220 ਦਾ ਇੱਕ ਰੂਪ ਹੈ। ਇਹ ਮੁੱਖ ਤੌਰ 'ਤੇ ਉਤਪਾਦਨ ਕੁਸ਼ਲਤਾ ਅਤੇ ਗਰਮੀ ਦੀ ਖਪਤ ਨੂੰ ਸੁਧਾਰਨ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ. ਇਹ ਬਹੁਤ ਜ਼ਿਆਦਾ ਕਰੰਟ ਅਤੇ ਵੋਲਟੇਜ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਇਹ 150A ਤੋਂ ਘੱਟ ਅਤੇ 30V ਤੋਂ ਉੱਪਰ ਦਰਮਿਆਨੇ-ਵੋਲਟੇਜ ਉੱਚ-ਵਰਤਮਾਨ MOSFETs ਵਿੱਚ ਵਧੇਰੇ ਆਮ ਹੈ। D2PAK (TO-263AB) ਤੋਂ ਇਲਾਵਾ, ਇਸ ਵਿੱਚ TO263-2, TO263-3, TO263-5, TO263-7 ਅਤੇ ਹੋਰ ਸ਼ੈਲੀਆਂ ਵੀ ਸ਼ਾਮਲ ਹਨ, ਜੋ ਕਿ TO-263 ਦੇ ਅਧੀਨ ਹਨ, ਮੁੱਖ ਤੌਰ 'ਤੇ ਪਿੰਨਾਂ ਦੀ ਵੱਖ-ਵੱਖ ਸੰਖਿਆ ਅਤੇ ਦੂਰੀ ਕਾਰਨ .

TO-263/D2PAK ਪੈਕੇਜ ਆਕਾਰ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

TO-263/D2PAK ਪੈਕੇਜ ਆਕਾਰ ਨਿਰਧਾਰਨs

3. ਪਿੰਨ ਗਰਿੱਡ ਐਰੇ ਪੈਕੇਜ (PGA)

ਪੀਜੀਏ (ਪਿਨ ਗਰਿੱਡ ਐਰੇ ਪੈਕੇਜ) ਚਿੱਪ ਦੇ ਅੰਦਰ ਅਤੇ ਬਾਹਰ ਕਈ ਵਰਗ ਐਰੇ ਪਿੰਨ ਹਨ। ਹਰੇਕ ਵਰਗ ਐਰੇ ਪਿੰਨ ਨੂੰ ਚਿੱਪ ਦੇ ਦੁਆਲੇ ਇੱਕ ਨਿਸ਼ਚਿਤ ਦੂਰੀ 'ਤੇ ਵਿਵਸਥਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਪਿੰਨਾਂ ਦੀ ਗਿਣਤੀ ਦੇ ਅਧਾਰ ਤੇ, ਇਸਨੂੰ 2 ਤੋਂ 5 ਚੱਕਰਾਂ ਵਿੱਚ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਇੰਸਟਾਲੇਸ਼ਨ ਦੌਰਾਨ, ਸਿਰਫ਼ ਵਿਸ਼ੇਸ਼ ਪੀਜੀਏ ਸਾਕਟ ਵਿੱਚ ਚਿੱਪ ਪਾਓ। ਇਸ ਵਿੱਚ ਆਸਾਨ ਪਲੱਗਿੰਗ ਅਤੇ ਅਨਪਲੱਗਿੰਗ ਅਤੇ ਉੱਚ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਫਾਇਦੇ ਹਨ, ਅਤੇ ਉੱਚ ਫ੍ਰੀਕੁਐਂਸੀ ਦੇ ਅਨੁਕੂਲ ਹੋ ਸਕਦੇ ਹਨ।

PGA ਪੈਕੇਜ ਸ਼ੈਲੀ

ਇਸ ਦੇ ਜ਼ਿਆਦਾਤਰ ਚਿੱਪ ਸਬਸਟਰੇਟ ਵਸਰਾਵਿਕ ਸਮੱਗਰੀ ਦੇ ਬਣੇ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਕੁਝ ਖਾਸ ਪਲਾਸਟਿਕ ਰਾਲ ਨੂੰ ਸਬਸਟਰੇਟ ਵਜੋਂ ਵਰਤਦੇ ਹਨ। ਤਕਨਾਲੋਜੀ ਦੇ ਰੂਪ ਵਿੱਚ, ਪਿੰਨ ਸੈਂਟਰ ਦੀ ਦੂਰੀ ਆਮ ਤੌਰ 'ਤੇ 2.54 ਮਿਲੀਮੀਟਰ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਪਿੰਨ ਦੀ ਗਿਣਤੀ 64 ਤੋਂ 447 ਤੱਕ ਹੁੰਦੀ ਹੈ। ਇਸ ਕਿਸਮ ਦੀ ਪੈਕੇਜਿੰਗ ਦੀ ਵਿਸ਼ੇਸ਼ਤਾ ਇਹ ਹੈ ਕਿ ਪੈਕੇਜਿੰਗ ਖੇਤਰ (ਆਵਾਜ਼) ਜਿੰਨਾ ਛੋਟਾ ਹੋਵੇਗਾ, ਬਿਜਲੀ ਦੀ ਖਪਤ (ਕਾਰਗੁਜ਼ਾਰੀ) ਓਨੀ ਹੀ ਘੱਟ ਹੋਵੇਗੀ। ) ਇਹ ਸਾਮ੍ਹਣਾ ਕਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਉਲਟ. ਚਿਪਸ ਦੀ ਇਹ ਪੈਕੇਜਿੰਗ ਸ਼ੈਲੀ ਸ਼ੁਰੂਆਤੀ ਦਿਨਾਂ ਵਿੱਚ ਵਧੇਰੇ ਆਮ ਸੀ, ਅਤੇ ਜਿਆਦਾਤਰ ਉੱਚ-ਪਾਵਰ ਖਪਤ ਵਾਲੇ ਉਤਪਾਦਾਂ ਜਿਵੇਂ ਕਿ CPUs ਦੀ ਪੈਕਿੰਗ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਸੀ। ਉਦਾਹਰਨ ਲਈ, Intel's 80486 ਅਤੇ Pentium ਸਾਰੇ ਇਸ ਪੈਕੇਜਿੰਗ ਸ਼ੈਲੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ; ਇਹ MOSFET ਨਿਰਮਾਤਾਵਾਂ ਦੁਆਰਾ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਨਹੀਂ ਅਪਣਾਇਆ ਜਾਂਦਾ ਹੈ।

4. ਸਮਾਲ ਆਊਟਲਾਈਨ ਟਰਾਂਜ਼ਿਸਟਰ ਪੈਕੇਜ (SOT)

SOT (ਸਮਾਲ ਆਊਟ-ਲਾਈਨ ਟਰਾਂਜ਼ਿਸਟਰ) ਇੱਕ ਪੈਚ ਕਿਸਮ ਦਾ ਛੋਟਾ ਪਾਵਰ ਟਰਾਂਜ਼ਿਸਟਰ ਪੈਕੇਜ ਹੈ, ਜਿਸ ਵਿੱਚ ਮੁੱਖ ਤੌਰ 'ਤੇ SOT23, SOT89, SOT143, SOT25 (ਭਾਵ SOT23-5), ਆਦਿ SOT323, SOT363/SOT26 (ਭਾਵ SOT23-6) ਅਤੇ ਹੋਰ ਕਿਸਮਾਂ ਸ਼ਾਮਲ ਹਨ। ਪ੍ਰਾਪਤ ਕੀਤਾ ਗਿਆ ਹੈ, ਜੋ ਕਿ TO ਪੈਕੇਜਾਂ ਨਾਲੋਂ ਆਕਾਰ ਵਿੱਚ ਛੋਟੇ ਹਨ।

SOT ਪੈਕੇਜ ਦੀ ਕਿਸਮ

SOT23 ਇੱਕ ਆਮ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਣ ਵਾਲਾ ਟ੍ਰਾਂਜ਼ਿਸਟਰ ਪੈਕੇਜ ਹੈ ਜਿਸ ਵਿੱਚ ਤਿੰਨ ਵਿੰਗ-ਆਕਾਰ ਵਾਲੇ ਪਿੰਨ ਹਨ, ਅਰਥਾਤ ਕੁਲੈਕਟਰ, ਐਮੀਟਰ ਅਤੇ ਬੇਸ, ਜੋ ਕਿ ਕੰਪੋਨੈਂਟ ਦੇ ਲੰਬੇ ਪਾਸੇ ਦੇ ਦੋਵੇਂ ਪਾਸੇ ਸੂਚੀਬੱਧ ਹਨ। ਉਹਨਾਂ ਵਿੱਚੋਂ, ਐਮੀਟਰ ਅਤੇ ਅਧਾਰ ਇੱਕੋ ਪਾਸੇ ਹਨ. ਇਹ ਘੱਟ-ਪਾਵਰ ਟਰਾਂਜ਼ਿਸਟਰਾਂ, ਫੀਲਡ ਇਫੈਕਟ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਅਤੇ ਰੈਜ਼ੀਸਟਰ ਨੈਟਵਰਕ ਵਾਲੇ ਕੰਪੋਜ਼ਿਟ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਵਿੱਚ ਆਮ ਹਨ। ਉਹਨਾਂ ਕੋਲ ਚੰਗੀ ਤਾਕਤ ਹੈ ਪਰ ਸੋਲਡਰਬਿਲਟੀ ਘੱਟ ਹੈ। ਦਿੱਖ ਹੇਠਾਂ ਚਿੱਤਰ (a) ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ।

SOT89 ਵਿੱਚ ਟਰਾਂਜ਼ਿਸਟਰ ਦੇ ਇੱਕ ਪਾਸੇ ਤਿੰਨ ਛੋਟੇ ਪਿੰਨ ਵੰਡੇ ਗਏ ਹਨ। ਦੂਸਰਾ ਪਾਸਾ ਇੱਕ ਧਾਤ ਦਾ ਹੀਟ ਸਿੰਕ ਹੈ ਜੋ ਤਾਪ ਦੀ ਖਰਾਬੀ ਸਮਰੱਥਾ ਨੂੰ ਵਧਾਉਣ ਲਈ ਅਧਾਰ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਇਹ ਸਿਲੀਕਾਨ ਪਾਵਰ ਸਤਹ ਮਾਊਂਟ ਟਰਾਂਜਿਸਟਰਾਂ ਵਿੱਚ ਆਮ ਹੈ ਅਤੇ ਉੱਚ ਪਾਵਰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਢੁਕਵਾਂ ਹੈ। ਦਿੱਖ ਹੇਠਾਂ ਚਿੱਤਰ (ਬੀ) ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ। ਨੂੰ

SOT143 ਵਿੱਚ ਚਾਰ ਛੋਟੇ ਵਿੰਗ-ਆਕਾਰ ਵਾਲੇ ਪਿੰਨ ਹਨ, ਜੋ ਕਿ ਦੋਵਾਂ ਪਾਸਿਆਂ ਤੋਂ ਬਾਹਰ ਹਨ। ਪਿੰਨ ਦਾ ਚੌੜਾ ਸਿਰਾ ਕੁਲੈਕਟਰ ਹੈ। ਇਸ ਕਿਸਮ ਦਾ ਪੈਕੇਜ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਟਰਾਂਜ਼ਿਸਟਰਾਂ ਵਿੱਚ ਆਮ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਇਸਦੀ ਦਿੱਖ ਹੇਠਾਂ ਚਿੱਤਰ (c) ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ। ਨੂੰ

SOT252 ਇੱਕ ਉੱਚ-ਪਾਵਰ ਟਰਾਂਜ਼ਿਸਟਰ ਹੈ ਜਿਸ ਵਿੱਚ ਇੱਕ ਪਾਸੇ ਤੋਂ ਤਿੰਨ ਪਿੰਨ ਹੁੰਦੇ ਹਨ, ਅਤੇ ਵਿਚਕਾਰਲਾ ਪਿੰਨ ਛੋਟਾ ਹੁੰਦਾ ਹੈ ਅਤੇ ਕੁਲੈਕਟਰ ਹੁੰਦਾ ਹੈ। ਦੂਜੇ ਸਿਰੇ 'ਤੇ ਵੱਡੇ ਪਿੰਨ ਨਾਲ ਜੁੜੋ, ਜੋ ਕਿ ਗਰਮੀ ਦੇ ਵਿਗਾੜ ਲਈ ਇੱਕ ਤਾਂਬੇ ਦੀ ਸ਼ੀਟ ਹੈ, ਅਤੇ ਇਸਦੀ ਦਿੱਖ ਹੇਠਾਂ ਚਿੱਤਰ (ਡੀ) ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ।

ਆਮ SOT ਪੈਕੇਜ ਦੀ ਦਿੱਖ ਦੀ ਤੁਲਨਾ

ਚਾਰ-ਟਰਮੀਨਲ SOT-89 MOSFET ਆਮ ਤੌਰ 'ਤੇ ਮਦਰਬੋਰਡਾਂ 'ਤੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਇਸ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਮਾਪ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ:

SOT-89 MOSFET ਆਕਾਰ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ (ਯੂਨਿਟ: ਮਿਲੀਮੀਟਰ)

5. ਸਮਾਲ ਆਊਟਲਾਈਨ ਪੈਕੇਜ (SOP)

SOP (ਸਮਾਲ ਆਊਟ-ਲਾਈਨ ਪੈਕੇਜ) ਸਤਹ ਮਾਊਂਟ ਪੈਕੇਜਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ, ਜਿਸਨੂੰ SOL ਜਾਂ DFP ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਪਿੰਨ ਨੂੰ ਪੈਕੇਜ ਦੇ ਦੋਵੇਂ ਪਾਸਿਆਂ ਤੋਂ ਸੀਗਲ ਵਿੰਗ ਸ਼ਕਲ (L ਆਕਾਰ) ਵਿੱਚ ਖਿੱਚਿਆ ਜਾਂਦਾ ਹੈ। ਸਮੱਗਰੀ ਪਲਾਸਟਿਕ ਅਤੇ ਵਸਰਾਵਿਕ ਹਨ. SOP ਪੈਕੇਜਿੰਗ ਮਿਆਰਾਂ ਵਿੱਚ SOP-8, SOP-16, SOP-20, SOP-28, ਆਦਿ ਸ਼ਾਮਲ ਹਨ। SOP ਤੋਂ ਬਾਅਦ ਦੀ ਸੰਖਿਆ ਪਿੰਨਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ। ਜ਼ਿਆਦਾਤਰ MOSFET SOP ਪੈਕੇਜ SOP-8 ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਅਪਣਾਉਂਦੇ ਹਨ। ਉਦਯੋਗ ਅਕਸਰ "P" ਨੂੰ ਛੱਡ ਦਿੰਦਾ ਹੈ ਅਤੇ ਇਸ ਨੂੰ SO (ਸਮਾਲ ਆਊਟ-ਲਾਈਨ) ਵਜੋਂ ਸੰਖੇਪ ਰੂਪ ਦਿੰਦਾ ਹੈ।

SOP-8 ਪੈਕੇਜ ਦਾ ਆਕਾਰ

SO-8 ਪਹਿਲੀ ਵਾਰ ਫਿਲਿਪ ਕੰਪਨੀ ਦੁਆਰਾ ਵਿਕਸਤ ਕੀਤਾ ਗਿਆ ਸੀ। ਇਹ ਪਲਾਸਟਿਕ ਵਿੱਚ ਪੈਕ ਕੀਤਾ ਗਿਆ ਹੈ, ਕੋਈ ਤਾਪ ਖਰਾਬੀ ਵਾਲੀ ਤਲ ਪਲੇਟ ਨਹੀਂ ਹੈ, ਅਤੇ ਇਸਦੀ ਗਰਮੀ ਦੀ ਖਰਾਬੀ ਨਹੀਂ ਹੈ। ਇਹ ਆਮ ਤੌਰ 'ਤੇ ਘੱਟ-ਪਾਵਰ MOSFETs ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਬਾਅਦ ਵਿੱਚ, ਮਿਆਰੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਜਿਵੇਂ ਕਿ TSOP (ਥਿਨ ਸਮਾਲ ਆਉਟਲਾਈਨ ਪੈਕੇਜ), VSOP (ਬਹੁਤ ਛੋਟਾ ਆਉਟਲਾਈਨ ਪੈਕੇਜ), SSOP (Shrink SOP), TSSOP (ਪਤਲਾ ਸੁੰਗੜਨ ਵਾਲਾ SOP), ਆਦਿ ਹੌਲੀ ਹੌਲੀ ਲਿਆ ਗਿਆ ਸੀ; ਉਹਨਾਂ ਵਿੱਚੋਂ, TSOP ਅਤੇ TSSOP ਆਮ ਤੌਰ 'ਤੇ MOSFET ਪੈਕੇਜਿੰਗ ਵਿੱਚ ਵਰਤੇ ਜਾਂਦੇ ਹਨ।

ਆਮ ਤੌਰ 'ਤੇ MOSFETs ਲਈ ਵਰਤੀਆਂ ਜਾਂਦੀਆਂ SOP ਪ੍ਰਾਪਤ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ

6. ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜ (QFP)

QFP (ਪਲਾਸਟਿਕ ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜ) ਪੈਕੇਜ ਵਿੱਚ ਚਿੱਪ ਪਿੰਨਾਂ ਵਿਚਕਾਰ ਦੂਰੀ ਬਹੁਤ ਛੋਟੀ ਹੈ ਅਤੇ ਪਿੰਨ ਬਹੁਤ ਪਤਲੇ ਹਨ। ਇਹ ਆਮ ਤੌਰ 'ਤੇ ਵੱਡੇ ਪੈਮਾਨੇ ਜਾਂ ਅਤਿ-ਵੱਡੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਪਿੰਨਾਂ ਦੀ ਗਿਣਤੀ ਆਮ ਤੌਰ 'ਤੇ 100 ਤੋਂ ਵੱਧ ਹੁੰਦੀ ਹੈ। ਇਸ ਰੂਪ ਵਿੱਚ ਪੈਕ ਕੀਤੇ ਚਿਪਸ ਨੂੰ ਮਦਰਬੋਰਡ ਵਿੱਚ ਚਿੱਪ ਨੂੰ ਸੋਲਡ ਕਰਨ ਲਈ SMT ਸਤਹ ਮਾਊਂਟਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਇਸ ਪੈਕੇਜਿੰਗ ਵਿਧੀ ਵਿੱਚ ਚਾਰ ਪ੍ਰਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ: ① ਇਹ ਪੀਸੀਬੀ ਸਰਕਟ ਬੋਰਡਾਂ 'ਤੇ ਵਾਇਰਿੰਗ ਲਗਾਉਣ ਲਈ SMD ਸਤਹ ਮਾਊਂਟਿੰਗ ਤਕਨਾਲੋਜੀ ਲਈ ਢੁਕਵਾਂ ਹੈ; ② ਇਹ ਉੱਚ-ਵਾਰਵਾਰਤਾ ਵਰਤਣ ਲਈ ਢੁਕਵਾਂ ਹੈ; ③ ਇਸਨੂੰ ਚਲਾਉਣਾ ਆਸਾਨ ਹੈ ਅਤੇ ਉੱਚ ਭਰੋਸੇਯੋਗਤਾ ਹੈ; ④ ਚਿੱਪ ਖੇਤਰ ਅਤੇ ਪੈਕੇਜਿੰਗ ਖੇਤਰ ਵਿਚਕਾਰ ਅਨੁਪਾਤ ਛੋਟਾ ਹੈ। ਪੀਜੀਏ ਪੈਕੇਜਿੰਗ ਵਿਧੀ ਵਾਂਗ, ਇਹ ਪੈਕੇਜਿੰਗ ਵਿਧੀ ਚਿੱਪ ਨੂੰ ਪਲਾਸਟਿਕ ਦੇ ਪੈਕੇਜ ਵਿੱਚ ਲਪੇਟਦੀ ਹੈ ਅਤੇ ਜਦੋਂ ਚਿੱਪ ਸਮੇਂ ਸਿਰ ਕੰਮ ਕਰ ਰਹੀ ਹੁੰਦੀ ਹੈ ਤਾਂ ਪੈਦਾ ਹੋਈ ਗਰਮੀ ਨੂੰ ਖਤਮ ਨਹੀਂ ਕਰ ਸਕਦੀ। ਇਹ MOSFET ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਸੁਧਾਰ 'ਤੇ ਪਾਬੰਦੀ ਲਗਾਉਂਦਾ ਹੈ; ਅਤੇ ਪਲਾਸਟਿਕ ਦੀ ਪੈਕਿੰਗ ਆਪਣੇ ਆਪ ਹੀ ਡਿਵਾਈਸ ਦੇ ਆਕਾਰ ਨੂੰ ਵਧਾਉਂਦੀ ਹੈ, ਜੋ ਹਲਕੇ, ਪਤਲੇ, ਛੋਟੇ ਅਤੇ ਛੋਟੇ ਹੋਣ ਦੀ ਦਿਸ਼ਾ ਵਿੱਚ ਸੈਮੀਕੰਡਕਟਰਾਂ ਦੇ ਵਿਕਾਸ ਲਈ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਨਹੀਂ ਕਰਦੀ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਸ ਕਿਸਮ ਦੀ ਪੈਕੇਜਿੰਗ ਵਿਧੀ ਇੱਕ ਸਿੰਗਲ ਚਿੱਪ 'ਤੇ ਅਧਾਰਤ ਹੈ, ਜਿਸ ਵਿੱਚ ਘੱਟ ਉਤਪਾਦਨ ਕੁਸ਼ਲਤਾ ਅਤੇ ਉੱਚ ਪੈਕੇਜਿੰਗ ਲਾਗਤ ਦੀਆਂ ਸਮੱਸਿਆਵਾਂ ਹਨ. ਇਸ ਲਈ, QFP ਡਿਜੀਟਲ ਤਰਕ LSI ਸਰਕਟਾਂ ਜਿਵੇਂ ਕਿ ਮਾਈਕ੍ਰੋਪ੍ਰੋਸੈਸਰ/ਗੇਟ ਐਰੇ ਵਿੱਚ ਵਰਤਣ ਲਈ ਵਧੇਰੇ ਢੁਕਵਾਂ ਹੈ, ਅਤੇ ਐਨਾਲਾਗ LSI ਸਰਕਟ ਉਤਪਾਦਾਂ ਜਿਵੇਂ ਕਿ VTR ਸਿਗਨਲ ਪ੍ਰੋਸੈਸਿੰਗ ਅਤੇ ਆਡੀਓ ਸਿਗਨਲ ਪ੍ਰੋਸੈਸਿੰਗ ਲਈ ਵੀ ਢੁਕਵਾਂ ਹੈ।

7, ਬਿਨਾਂ ਲੀਡ ਵਾਲਾ ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜ (QFN)

QFN (ਕਵਾਡ ਫਲੈਟ ਗੈਰ-ਲੀਡ ਪੈਕੇਜ) ਪੈਕੇਜ ਚਾਰੇ ਪਾਸੇ ਇਲੈਕਟ੍ਰੋਡ ਸੰਪਰਕਾਂ ਨਾਲ ਲੈਸ ਹੈ। ਕਿਉਂਕਿ ਇੱਥੇ ਕੋਈ ਲੀਡ ਨਹੀਂ ਹਨ, ਮਾਊਂਟਿੰਗ ਖੇਤਰ QFP ਤੋਂ ਛੋਟਾ ਹੈ ਅਤੇ ਉਚਾਈ QFP ਤੋਂ ਘੱਟ ਹੈ। ਇਹਨਾਂ ਵਿੱਚੋਂ, ਵਸਰਾਵਿਕ QFN ਨੂੰ LCC (ਲੀਡਲੇਸ ਚਿੱਪ ਕੈਰੀਅਰਜ਼) ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਗਲਾਸ ਈਪੌਕਸੀ ਰੈਜ਼ਿਨ ਪ੍ਰਿੰਟਡ ਸਬਸਟਰੇਟ ਬੇਸ ਮਟੀਰੀਅਲ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਘੱਟ ਕੀਮਤ ਵਾਲੇ ਪਲਾਸਟਿਕ QFN ਨੂੰ ਪਲਾਸਟਿਕ LCC, PCLC, P-LCC, ਆਦਿ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਇੱਕ ਉੱਭਰਦੀ ਸਤਹ ਮਾਊਂਟ ਚਿੱਪ ਪੈਕੇਜਿੰਗ ਹੈ। ਛੋਟੇ ਪੈਡ ਆਕਾਰ, ਛੋਟੇ ਵਾਲੀਅਮ, ਅਤੇ ਸੀਲਿੰਗ ਸਮੱਗਰੀ ਦੇ ਤੌਰ 'ਤੇ ਪਲਾਸਟਿਕ ਦੇ ਨਾਲ ਤਕਨਾਲੋਜੀ. QFN ਮੁੱਖ ਤੌਰ 'ਤੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਪੈਕੇਜਿੰਗ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ MOSFET ਦੀ ਵਰਤੋਂ ਨਹੀਂ ਕੀਤੀ ਜਾਵੇਗੀ। ਹਾਲਾਂਕਿ, ਕਿਉਂਕਿ ਇੰਟੇਲ ਨੇ ਇੱਕ ਏਕੀਕ੍ਰਿਤ ਡ੍ਰਾਈਵਰ ਅਤੇ MOSFET ਹੱਲ ਦਾ ਪ੍ਰਸਤਾਵ ਕੀਤਾ, ਇਸਨੇ QFN-56 ਪੈਕੇਜ ਵਿੱਚ DrMOS ਨੂੰ ਲਾਂਚ ਕੀਤਾ ("56" ਚਿੱਪ ਦੇ ਪਿਛਲੇ ਪਾਸੇ 56 ਕੁਨੈਕਸ਼ਨ ਪਿੰਨਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ)।

ਇਹ ਨੋਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ QFN ਪੈਕੇਜ ਵਿੱਚ ਅਲਟਰਾ-ਥਿਨ ਸਮਾਲ ਆਉਟਲਾਈਨ ਪੈਕੇਜ (TSSOP) ਦੇ ਸਮਾਨ ਬਾਹਰੀ ਲੀਡ ਕੌਂਫਿਗਰੇਸ਼ਨ ਹੈ, ਪਰ ਇਸਦਾ ਆਕਾਰ TSSOP ਨਾਲੋਂ 62% ਛੋਟਾ ਹੈ। QFN ਮਾਡਲਿੰਗ ਡੇਟਾ ਦੇ ਅਨੁਸਾਰ, ਇਸਦੀ ਥਰਮਲ ਕਾਰਗੁਜ਼ਾਰੀ TSSOP ਪੈਕੇਜਿੰਗ ਨਾਲੋਂ 55% ਵੱਧ ਹੈ, ਅਤੇ ਇਸਦਾ ਇਲੈਕਟ੍ਰੀਕਲ ਪ੍ਰਦਰਸ਼ਨ (ਇੰਡਕਟੈਂਸ ਅਤੇ ਸਮਰੱਥਾ) TSSOP ਪੈਕੇਜਿੰਗ ਨਾਲੋਂ ਕ੍ਰਮਵਾਰ 60% ਅਤੇ 30% ਵੱਧ ਹੈ। ਸਭ ਤੋਂ ਵੱਡਾ ਨੁਕਸਾਨ ਇਹ ਹੈ ਕਿ ਇਸਦੀ ਮੁਰੰਮਤ ਕਰਨਾ ਮੁਸ਼ਕਲ ਹੈ.

QFN-56 ਪੈਕੇਜ ਵਿੱਚ DrMOS

ਰਵਾਇਤੀ ਡਿਸਕਰੀਟ ਡੀਸੀ/ਡੀਸੀ ਸਟੈਪ-ਡਾਊਨ ਸਵਿਚਿੰਗ ਪਾਵਰ ਸਪਲਾਈ ਉੱਚ ਪਾਵਰ ਘਣਤਾ ਲਈ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਨਹੀਂ ਕਰ ਸਕਦੀਆਂ, ਨਾ ਹੀ ਉਹ ਉੱਚ ਸਵਿਚਿੰਗ ਫ੍ਰੀਕੁਐਂਸੀ 'ਤੇ ਪਰਜੀਵੀ ਪੈਰਾਮੀਟਰ ਪ੍ਰਭਾਵਾਂ ਦੀ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰ ਸਕਦੀਆਂ ਹਨ। ਤਕਨਾਲੋਜੀ ਦੀ ਨਵੀਨਤਾ ਅਤੇ ਤਰੱਕੀ ਦੇ ਨਾਲ, ਇਹ ਮਲਟੀ-ਚਿੱਪ ਮੋਡੀਊਲ ਬਣਾਉਣ ਲਈ ਡਰਾਈਵਰਾਂ ਅਤੇ MOSFETs ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਨਾ ਇੱਕ ਅਸਲੀਅਤ ਬਣ ਗਿਆ ਹੈ। ਇਹ ਏਕੀਕਰਣ ਵਿਧੀ ਕਾਫ਼ੀ ਜਗ੍ਹਾ ਬਚਾ ਸਕਦੀ ਹੈ ਅਤੇ ਬਿਜਲੀ ਦੀ ਖਪਤ ਘਣਤਾ ਨੂੰ ਵਧਾ ਸਕਦੀ ਹੈ। ਡਰਾਈਵਰਾਂ ਅਤੇ MOSFETs ਦੇ ਅਨੁਕੂਲਨ ਦੁਆਰਾ, ਇਹ ਇੱਕ ਹਕੀਕਤ ਬਣ ਗਿਆ ਹੈ. ਪਾਵਰ ਕੁਸ਼ਲਤਾ ਅਤੇ ਉੱਚ-ਗੁਣਵੱਤਾ DC ਕਰੰਟ, ਇਹ DrMOS ਏਕੀਕ੍ਰਿਤ ਡਰਾਈਵਰ IC ਹੈ।

ਰੇਨੇਸਾਸ ਦੂਜੀ ਪੀੜ੍ਹੀ ਦੇ DrMOS

QFN-56 ਲੀਡ ਰਹਿਤ ਪੈਕੇਜ DrMOS ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ ਨੂੰ ਬਹੁਤ ਘੱਟ ਬਣਾਉਂਦਾ ਹੈ; ਅੰਦਰੂਨੀ ਤਾਰ ਬੰਧਨ ਅਤੇ ਕਾਪਰ ਕਲਿੱਪ ਡਿਜ਼ਾਈਨ ਦੇ ਨਾਲ, ਬਾਹਰੀ ਪੀਸੀਬੀ ਵਾਇਰਿੰਗ ਨੂੰ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਪ੍ਰੇਰਣਾ ਅਤੇ ਪ੍ਰਤੀਰੋਧ ਨੂੰ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਵਰਤੀ ਜਾਣ ਵਾਲੀ ਡੂੰਘੀ-ਚੈਨਲ ਸਿਲੀਕਾਨ MOSFET ਪ੍ਰਕਿਰਿਆ ਵੀ ਸੰਚਾਲਨ, ਸਵਿਚਿੰਗ ਅਤੇ ਗੇਟ ਚਾਰਜ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਕਾਫ਼ੀ ਘਟਾ ਸਕਦੀ ਹੈ; ਇਹ ਕਈ ਤਰ੍ਹਾਂ ਦੇ ਕੰਟਰੋਲਰਾਂ ਦੇ ਅਨੁਕੂਲ ਹੈ, ਵੱਖ-ਵੱਖ ਓਪਰੇਟਿੰਗ ਮੋਡਾਂ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਕਿਰਿਆਸ਼ੀਲ ਪੜਾਅ ਪਰਿਵਰਤਨ ਮੋਡ APS (ਆਟੋ ਫੇਜ਼ ਸਵਿਚਿੰਗ) ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। QFN ਪੈਕੇਜਿੰਗ ਤੋਂ ਇਲਾਵਾ, ਦੁਵੱਲੀ ਫਲੈਟ ਨੋ-ਲੀਡ ਪੈਕੇਜਿੰਗ (DFN) ਵੀ ਇੱਕ ਨਵੀਂ ਇਲੈਕਟ੍ਰਾਨਿਕ ਪੈਕੇਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਹੈ ਜੋ ON ਸੈਮੀਕੰਡਕਟਰ ਦੇ ਵੱਖ-ਵੱਖ ਹਿੱਸਿਆਂ ਵਿੱਚ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੀ ਗਈ ਹੈ। QFN ਦੀ ਤੁਲਨਾ ਵਿੱਚ, DFN ਦੇ ਦੋਵੇਂ ਪਾਸੇ ਘੱਟ ਲੀਡ-ਆਊਟ ਇਲੈਕਟ੍ਰੋਡ ਹਨ।

8, ਪਲਾਸਟਿਕ ਲੀਡਡ ਚਿੱਪ ਕੈਰੀਅਰ (PLCC)

PLCC (ਪਲਾਸਟਿਕ ਕਵਾਡ ਫਲੈਟ ਪੈਕੇਜ) ਦਾ ਇੱਕ ਵਰਗ ਆਕਾਰ ਹੁੰਦਾ ਹੈ ਅਤੇ ਇਹ DIP ਪੈਕੇਜ ਨਾਲੋਂ ਬਹੁਤ ਛੋਟਾ ਹੁੰਦਾ ਹੈ। ਇਸਦੇ ਚਾਰੇ ਪਾਸੇ ਪਿੰਨਾਂ ਦੇ ਨਾਲ 32 ਪਿੰਨ ਹਨ। ਪਿੰਨਾਂ ਨੂੰ ਇੱਕ ਟੀ-ਆਕਾਰ ਵਿੱਚ ਪੈਕੇਜ ਦੇ ਚਾਰੇ ਪਾਸਿਆਂ ਤੋਂ ਬਾਹਰ ਲਿਆਇਆ ਜਾਂਦਾ ਹੈ। ਇਹ ਇੱਕ ਪਲਾਸਟਿਕ ਉਤਪਾਦ ਹੈ. ਪਿੰਨ ਸੈਂਟਰ ਦੀ ਦੂਰੀ 1.27mm ਹੈ, ਅਤੇ ਪਿੰਨਾਂ ਦੀ ਗਿਣਤੀ 18 ਤੋਂ 84 ਤੱਕ ਹੁੰਦੀ ਹੈ। J-ਆਕਾਰ ਦੇ ਪਿੰਨ ਆਸਾਨੀ ਨਾਲ ਵਿਗੜਦੇ ਨਹੀਂ ਹਨ ਅਤੇ QFP ਨਾਲੋਂ ਚਲਾਉਣਾ ਆਸਾਨ ਹੁੰਦਾ ਹੈ, ਪਰ ਵੈਲਡਿੰਗ ਤੋਂ ਬਾਅਦ ਦਿੱਖ ਦਾ ਨਿਰੀਖਣ ਕਰਨਾ ਵਧੇਰੇ ਮੁਸ਼ਕਲ ਹੁੰਦਾ ਹੈ। PLCC ਪੈਕੇਜਿੰਗ SMT ਸਤਹ ਮਾਊਂਟਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ PCB 'ਤੇ ਵਾਇਰਿੰਗ ਲਗਾਉਣ ਲਈ ਢੁਕਵੀਂ ਹੈ। ਇਸ ਵਿੱਚ ਛੋਟੇ ਆਕਾਰ ਅਤੇ ਉੱਚ ਭਰੋਸੇਯੋਗਤਾ ਦੇ ਫਾਇਦੇ ਹਨ. PLCC ਪੈਕੇਜਿੰਗ ਮੁਕਾਬਲਤਨ ਆਮ ਹੈ ਅਤੇ ਤਰਕ LSI, DLD (ਜਾਂ ਪ੍ਰੋਗਰਾਮ ਲੌਜਿਕ ਡਿਵਾਈਸ) ਅਤੇ ਹੋਰ ਸਰਕਟਾਂ ਵਿੱਚ ਵਰਤੀ ਜਾਂਦੀ ਹੈ। ਇਹ ਪੈਕੇਜਿੰਗ ਫਾਰਮ ਅਕਸਰ ਮਦਰਬੋਰਡ BIOS ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਪਰ ਇਹ ਵਰਤਮਾਨ ਵਿੱਚ MOSFETs ਵਿੱਚ ਘੱਟ ਆਮ ਹੈ।

ਮੁੱਖ ਧਾਰਾ ਦੇ ਉੱਦਮਾਂ ਲਈ ਇਨਕੈਪਸੂਲੇਸ਼ਨ ਅਤੇ ਸੁਧਾਰ

CPUs ਵਿੱਚ ਘੱਟ ਵੋਲਟੇਜ ਅਤੇ ਉੱਚ ਕਰੰਟ ਦੇ ਵਿਕਾਸ ਦੇ ਰੁਝਾਨ ਦੇ ਕਾਰਨ, MOSFETs ਨੂੰ ਵੱਡੇ ਆਉਟਪੁੱਟ ਕਰੰਟ, ਘੱਟ ਆਨ-ਰੋਧਕਤਾ, ਘੱਟ ਤਾਪ ਪੈਦਾ ਕਰਨ, ਤੇਜ਼ ਤਾਪ ਖਰਾਬੀ, ਅਤੇ ਛੋਟੇ ਆਕਾਰ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਚਿੱਪ ਉਤਪਾਦਨ ਤਕਨਾਲੋਜੀ ਅਤੇ ਪ੍ਰਕਿਰਿਆਵਾਂ ਵਿੱਚ ਸੁਧਾਰ ਕਰਨ ਤੋਂ ਇਲਾਵਾ, MOSFET ਨਿਰਮਾਤਾ ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਵਿੱਚ ਸੁਧਾਰ ਕਰਨਾ ਜਾਰੀ ਰੱਖਦੇ ਹਨ। ਮਿਆਰੀ ਦਿੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਨਾਲ ਅਨੁਕੂਲਤਾ ਦੇ ਆਧਾਰ 'ਤੇ, ਉਹ ਨਵੇਂ ਪੈਕੇਜਿੰਗ ਆਕਾਰ ਦਾ ਪ੍ਰਸਤਾਵ ਕਰਦੇ ਹਨ ਅਤੇ ਉਹਨਾਂ ਦੁਆਰਾ ਵਿਕਸਤ ਕੀਤੇ ਨਵੇਂ ਪੈਕੇਜਾਂ ਲਈ ਟ੍ਰੇਡਮਾਰਕ ਨਾਮ ਰਜਿਸਟਰ ਕਰਦੇ ਹਨ।

1, ਰੇਨੇਸਾਸ WPAK, LFPAK ਅਤੇ LFPAK-I ਪੈਕੇਜ

WPAK ਇੱਕ ਉੱਚ ਤਾਪ ਰੇਡੀਏਸ਼ਨ ਪੈਕੇਜ ਹੈ ਜੋ ਰੇਨੇਸਾਸ ਦੁਆਰਾ ਵਿਕਸਤ ਕੀਤਾ ਗਿਆ ਹੈ। D-PAK ਪੈਕੇਜ ਦੀ ਨਕਲ ਕਰਦੇ ਹੋਏ, ਚਿੱਪ ਹੀਟ ਸਿੰਕ ਨੂੰ ਮਦਰਬੋਰਡ ਵਿੱਚ ਵੈਲਡ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਗਰਮੀ ਨੂੰ ਮਦਰਬੋਰਡ ਰਾਹੀਂ ਦੂਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਜੋ ਛੋਟਾ ਪੈਕੇਜ WPAK ਵੀ D-PAK ਦੇ ਆਉਟਪੁੱਟ ਕਰੰਟ ਤੱਕ ਪਹੁੰਚ ਸਕੇ। WPAK-D2 ਵਾਇਰਿੰਗ ਇੰਡਕਟੈਂਸ ਨੂੰ ਘਟਾਉਣ ਲਈ ਦੋ ਉੱਚ/ਘੱਟ MOSFETs ਨੂੰ ਪੈਕੇਜ ਕਰਦਾ ਹੈ।

Renesas WPAK ਪੈਕੇਜ ਦਾ ਆਕਾਰ

LFPAK ਅਤੇ LFPAK-I ਦੋ ਹੋਰ ਛੋਟੇ ਫਾਰਮ-ਫੈਕਟਰ ਪੈਕੇਜ ਹਨ ਜੋ ਰੇਨੇਸਾਸ ਦੁਆਰਾ ਵਿਕਸਤ ਕੀਤੇ ਗਏ ਹਨ ਜੋ SO-8 ਦੇ ਅਨੁਕੂਲ ਹਨ। LFPAK D-PAK ਦੇ ਸਮਾਨ ਹੈ, ਪਰ D-PAK ਤੋਂ ਛੋਟਾ ਹੈ। LFPAK-i ਹੀਟ ਸਿੰਕ ਰਾਹੀਂ ਗਰਮੀ ਨੂੰ ਦੂਰ ਕਰਨ ਲਈ ਹੀਟ ਸਿੰਕ ਨੂੰ ਉੱਪਰ ਵੱਲ ਰੱਖਦਾ ਹੈ।

ਰੇਨੇਸਾਸ LFPAK ਅਤੇ LFPAK-I ਪੈਕੇਜ

2. ਵਿਸ਼ਾ ਪਾਵਰ-PAK ਅਤੇ ਪੋਲਰ-PAK ਪੈਕੇਜਿੰਗ

Power-PAK ਵਿਸ਼ਾ ਕਾਰਪੋਰੇਸ਼ਨ ਦੁਆਰਾ ਰਜਿਸਟਰਡ MOSFET ਪੈਕੇਜ ਨਾਮ ਹੈ। ਪਾਵਰ-PAK ਵਿੱਚ ਦੋ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਸ਼ਾਮਲ ਹਨ: ਪਾਵਰ-PAK1212-8 ਅਤੇ ਪਾਵਰ-PAK SO-8।

ਵਿਸ਼ਾ ਪਾਵਰ-PAK1212-8 ਪੈਕੇਜ

ਵਿਸ਼ਾ ਪਾਵਰ-PAK SO-8 ਪੈਕੇਜ

ਪੋਲਰ ਪੀ.ਏ.ਕੇ. ਇੱਕ ਛੋਟਾ ਪੈਕੇਜ ਹੈ ਜਿਸ ਵਿੱਚ ਡਬਲ-ਸਾਈਡ ਹੀਟ ਡਿਸਸੀਪੇਸ਼ਨ ਹੈ ਅਤੇ ਇਹ ਵਿਸ਼ਾ ਦੀ ਕੋਰ ਪੈਕੇਜਿੰਗ ਤਕਨੀਕਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ। ਪੋਲਰ PAK ਆਮ so-8 ਪੈਕੇਜ ਦੇ ਸਮਾਨ ਹੈ। ਇਸ ਵਿੱਚ ਪੈਕੇਜ ਦੇ ਉੱਪਰਲੇ ਅਤੇ ਹੇਠਲੇ ਪਾਸੇ ਦੋਵੇਂ ਪਾਸੇ ਡਿਸਸੀਪੇਸ਼ਨ ਪੁਆਇੰਟ ਹਨ। ਪੈਕੇਜ ਦੇ ਅੰਦਰ ਗਰਮੀ ਨੂੰ ਇਕੱਠਾ ਕਰਨਾ ਆਸਾਨ ਨਹੀਂ ਹੈ ਅਤੇ ਓਪਰੇਟਿੰਗ ਕਰੰਟ ਦੀ ਮੌਜੂਦਾ ਘਣਤਾ ਨੂੰ SO-8 ਨਾਲੋਂ ਦੁੱਗਣਾ ਕਰ ਸਕਦਾ ਹੈ। ਵਰਤਮਾਨ ਵਿੱਚ, ਵਿਸ਼ਾ ਨੇ ਪੋਲਰ ਪੀਏਕੇ ਤਕਨਾਲੋਜੀ ਨੂੰ STMicroelectronics ਲਈ ਲਾਇਸੈਂਸ ਦਿੱਤਾ ਹੈ।

ਵਿਸ਼ਾ ਪੋਲਰ PAK ਪੈਕੇਜ

3. ਓਨਸੇਮੀ SO-8 ਅਤੇ WDFN8 ਫਲੈਟ ਲੀਡ ਪੈਕੇਜ

ON ਸੈਮੀਕੰਡਕਟਰ ਨੇ ਦੋ ਕਿਸਮਾਂ ਦੇ ਫਲੈਟ-ਲੀਡ MOSFETs ਵਿਕਸਿਤ ਕੀਤੇ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ SO-8 ਅਨੁਕੂਲ ਫਲੈਟ-ਲੀਡ ਵਾਲੇ ਕਈ ਬੋਰਡਾਂ ਦੁਆਰਾ ਵਰਤੇ ਜਾਂਦੇ ਹਨ। ON ਸੈਮੀਕੰਡਕਟਰ ਦੇ ਨਵੇਂ ਲਾਂਚ ਕੀਤੇ ਗਏ NVMx ਅਤੇ NVTx ਪਾਵਰ MOSFETs ਸੰਚਾਲਨ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਘੱਟ ਕਰਨ ਲਈ ਸੰਖੇਪ DFN5 (SO-8FL) ਅਤੇ WDFN8 ਪੈਕੇਜਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਇਸ ਵਿੱਚ ਡਰਾਈਵਰ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਘੱਟ ਕਰਨ ਲਈ ਘੱਟ QG ਅਤੇ ਸਮਰੱਥਾ ਵੀ ਹੈ।

ON ਸੈਮੀਕੰਡਕਟਰ SO-8 ਫਲੈਟ ਲੀਡ ਪੈਕੇਜ

ਸੈਮੀਕੰਡਕਟਰ WDFN8 ਪੈਕੇਜ 'ਤੇ

4. NXP LFPAK ਅਤੇ QLPAK ਪੈਕੇਜਿੰਗ

NXP (ਪਹਿਲਾਂ ਫਿਲਪਸ) ਨੇ SO-8 ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਨੂੰ LFPAK ਅਤੇ QLPAK ਵਿੱਚ ਸੁਧਾਰਿਆ ਹੈ। ਉਹਨਾਂ ਵਿੱਚੋਂ, LFPAK ਨੂੰ ਦੁਨੀਆ ਦਾ ਸਭ ਤੋਂ ਭਰੋਸੇਮੰਦ ਪਾਵਰ SO-8 ਪੈਕੇਜ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ; ਜਦੋਂ ਕਿ QLPAK ਵਿੱਚ ਛੋਟੇ ਆਕਾਰ ਅਤੇ ਉੱਚ ਤਾਪ ਖਰਾਬੀ ਕੁਸ਼ਲਤਾ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ। ਸਾਧਾਰਨ SO-8 ਦੇ ਮੁਕਾਬਲੇ, QLPAK 6*5mm ਦੇ ਇੱਕ PCB ਬੋਰਡ ਖੇਤਰ 'ਤੇ ਕਬਜ਼ਾ ਕਰਦਾ ਹੈ ਅਤੇ ਇਸਦਾ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ 1.5k/W ਹੈ।

NXP LFPAK ਪੈਕੇਜ

NXP QLPAK ਪੈਕੇਜਿੰਗ

4. ST ਸੈਮੀਕੰਡਕਟਰ PowerSO-8 ਪੈਕੇਜ

STMicroelectronics' power MOSFET ਚਿੱਪ ਪੈਕੇਜਿੰਗ ਤਕਨੀਕਾਂ ਵਿੱਚ SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, ਆਦਿ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਵਿੱਚੋਂ, ਪਾਵਰ SO-8 SO-8 ਦਾ ਇੱਕ ਸੁਧਾਰਿਆ ਸੰਸਕਰਣ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 ਅਤੇ ਹੋਰ ਪੈਕੇਜ ਹਨ।

STMicroelectronics Power SO-8 ਪੈਕੇਜ

5. ਫੇਅਰਚਾਈਲਡ ਸੈਮੀਕੰਡਕਟਰ ਪਾਵਰ 56 ਪੈਕੇਜ

ਪਾਵਰ 56 ਫਰੀਚਾਈਲਡ ਦਾ ਵਿਸ਼ੇਸ਼ ਨਾਮ ਹੈ, ਅਤੇ ਇਸਦਾ ਅਧਿਕਾਰਤ ਨਾਮ DFN5×6 ਹੈ। ਇਸਦਾ ਪੈਕੇਜਿੰਗ ਖੇਤਰ ਆਮ ਤੌਰ 'ਤੇ ਵਰਤੇ ਜਾਣ ਵਾਲੇ TSOP-8 ਨਾਲ ਤੁਲਨਾਯੋਗ ਹੈ, ਅਤੇ ਪਤਲਾ ਪੈਕੇਜ ਕੰਪੋਨੈਂਟ ਕਲੀਅਰੈਂਸ ਦੀ ਉਚਾਈ ਨੂੰ ਬਚਾਉਂਦਾ ਹੈ, ਅਤੇ ਥਰਮਲ-ਪੈਡ ਡਿਜ਼ਾਈਨ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ। ਇਸ ਲਈ, ਬਹੁਤ ਸਾਰੇ ਪਾਵਰ ਡਿਵਾਈਸ ਨਿਰਮਾਤਾਵਾਂ ਨੇ DFN5×6 ਨੂੰ ਤੈਨਾਤ ਕੀਤਾ ਹੈ।

ਫੇਅਰਚਾਈਲਡ ਪਾਵਰ 56 ਪੈਕੇਜ

6. ਇੰਟਰਨੈਸ਼ਨਲ ਰੀਕਟੀਫਾਇਰ (IR) ਡਾਇਰੈਕਟ FET ਪੈਕੇਜ

ਡਾਇਰੈਕਟ FET ਇੱਕ SO-8 ਜਾਂ ਛੋਟੇ ਫੁੱਟਪ੍ਰਿੰਟ ਵਿੱਚ ਕੁਸ਼ਲ ਉੱਪਰੀ ਕੂਲਿੰਗ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਕੰਪਿਊਟਰਾਂ, ਲੈਪਟਾਪਾਂ, ਦੂਰਸੰਚਾਰ ਅਤੇ ਖਪਤਕਾਰ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਉਪਕਰਣਾਂ ਵਿੱਚ AC-DC ਅਤੇ DC-DC ਪਾਵਰ ਪਰਿਵਰਤਨ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਢੁਕਵਾਂ ਹੈ। ਡਾਇਰੈਕਟਫੈਟ ਦਾ ਮੈਟਲ ਕੈਨ ਕੰਸਟ੍ਰਕਸ਼ਨ ਡਬਲ-ਸਾਈਡਡ ਗਰਮੀ ਡਿਸਸੀਪੇਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਮਿਆਰੀ ਪਲਾਸਟਿਕ ਡਿਸਕ੍ਰਿਟ ਪੈਕੇਜਾਂ ਦੀ ਤੁਲਨਾ ਵਿੱਚ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਡੀਸੀ-ਡੀਸੀ ਬਕ ਕਨਵਰਟਰਾਂ ਦੀ ਮੌਜੂਦਾ ਹੈਂਡਲਿੰਗ ਸਮਰੱਥਾ ਨੂੰ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਦੁੱਗਣਾ ਕਰਦਾ ਹੈ। ਡਾਇਰੈਕਟ FET ਪੈਕੇਜ ਇੱਕ ਰਿਵਰਸ-ਮਾਉਂਟਡ ਕਿਸਮ ਹੈ, ਜਿਸ ਵਿੱਚ ਡਰੇਨ (D) ਹੀਟ ਸਿੰਕ ਦਾ ਸਾਹਮਣਾ ਉੱਪਰ ਵੱਲ ਹੁੰਦਾ ਹੈ ਅਤੇ ਇੱਕ ਧਾਤ ਦੇ ਸ਼ੈੱਲ ਨਾਲ ਢੱਕਿਆ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਰਾਹੀਂ ਗਰਮੀ ਨੂੰ ਖਤਮ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਡਾਇਰੈਕਟ FET ਪੈਕਜਿੰਗ ਗਰਮੀ ਦੇ ਨਿਕਾਸ ਵਿੱਚ ਬਹੁਤ ਸੁਧਾਰ ਕਰਦੀ ਹੈ ਅਤੇ ਚੰਗੀ ਗਰਮੀ ਦੀ ਖਪਤ ਨਾਲ ਘੱਟ ਜਗ੍ਹਾ ਲੈਂਦੀ ਹੈ।

ਸੰਖੇਪ

ਭਵਿੱਖ ਵਿੱਚ, ਜਿਵੇਂ ਕਿ ਇਲੈਕਟ੍ਰਾਨਿਕ ਨਿਰਮਾਣ ਉਦਯੋਗ ਅਤਿ-ਪਤਲੇ, ਮਿਨੀਏਚਰਾਈਜ਼ੇਸ਼ਨ, ਘੱਟ ਵੋਲਟੇਜ ਅਤੇ ਉੱਚ ਕਰੰਟ ਦੀ ਦਿਸ਼ਾ ਵਿੱਚ ਵਿਕਾਸ ਕਰਨਾ ਜਾਰੀ ਰੱਖਦਾ ਹੈ, MOSFET ਦੀ ਦਿੱਖ ਅਤੇ ਅੰਦਰੂਨੀ ਪੈਕੇਜਿੰਗ ਢਾਂਚਾ ਵੀ ਨਿਰਮਾਣ ਦੀਆਂ ਵਿਕਾਸ ਲੋੜਾਂ ਦੇ ਅਨੁਕੂਲ ਹੋਣ ਲਈ ਬਦਲ ਜਾਵੇਗਾ। ਉਦਯੋਗ. ਇਸ ਤੋਂ ਇਲਾਵਾ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਨਿਰਮਾਤਾਵਾਂ ਲਈ ਚੋਣ ਥ੍ਰੈਸ਼ਹੋਲਡ ਨੂੰ ਘੱਟ ਕਰਨ ਲਈ, ਮਾਡਯੂਲਰਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਸਿਸਟਮ-ਪੱਧਰ ਦੀ ਪੈਕਿੰਗ ਦੀ ਦਿਸ਼ਾ ਵਿੱਚ MOSFET ਵਿਕਾਸ ਦਾ ਰੁਝਾਨ ਤੇਜ਼ੀ ਨਾਲ ਸਪੱਸ਼ਟ ਹੋ ਜਾਵੇਗਾ, ਅਤੇ ਉਤਪਾਦ ਕਈ ਮਾਪਾਂ ਜਿਵੇਂ ਕਿ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਲਾਗਤ ਤੋਂ ਇੱਕ ਤਾਲਮੇਲ ਢੰਗ ਨਾਲ ਵਿਕਸਤ ਹੋਣਗੇ। . MOSFET ਦੀ ਚੋਣ ਲਈ ਪੈਕੇਜ ਮਹੱਤਵਪੂਰਨ ਸੰਦਰਭ ਕਾਰਕਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ। ਵੱਖ-ਵੱਖ ਇਲੈਕਟ੍ਰਾਨਿਕ ਉਤਪਾਦਾਂ ਦੀਆਂ ਵੱਖ-ਵੱਖ ਬਿਜਲੀ ਦੀਆਂ ਲੋੜਾਂ ਹੁੰਦੀਆਂ ਹਨ, ਅਤੇ ਵੱਖ-ਵੱਖ ਸਥਾਪਨਾ ਵਾਤਾਵਰਣਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਮੇਲ ਖਾਂਦੇ ਆਕਾਰ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਅਸਲ ਚੋਣ ਵਿੱਚ, ਫੈਸਲਾ ਆਮ ਸਿਧਾਂਤ ਦੇ ਤਹਿਤ ਅਸਲ ਲੋੜਾਂ ਅਨੁਸਾਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ. ਕੁਝ ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਿਸਟਮ ਪੀਸੀਬੀ ਦੇ ਆਕਾਰ ਅਤੇ ਅੰਦਰੂਨੀ ਉਚਾਈ ਦੁਆਰਾ ਸੀਮਿਤ ਹੁੰਦੇ ਹਨ। ਉਦਾਹਰਨ ਲਈ, ਸੰਚਾਰ ਪ੍ਰਣਾਲੀਆਂ ਦੇ ਮੋਡੀਊਲ ਪਾਵਰ ਸਪਲਾਈ ਆਮ ਤੌਰ 'ਤੇ ਉਚਾਈ ਪਾਬੰਦੀਆਂ ਦੇ ਕਾਰਨ DFN5*6 ਅਤੇ DFN3*3 ਪੈਕੇਜਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ; ਕੁਝ ACDC ਪਾਵਰ ਸਪਲਾਈ ਵਿੱਚ, ਅਤਿ-ਪਤਲੇ ਡਿਜ਼ਾਈਨ ਜਾਂ ਸ਼ੈੱਲ ਸੀਮਾਵਾਂ ਦੇ ਕਾਰਨ TO220 ਪੈਕਡ ਪਾਵਰ MOSFETs ਨੂੰ ਅਸੈਂਬਲ ਕਰਨ ਲਈ ਢੁਕਵੇਂ ਹਨ। ਇਸ ਸਮੇਂ, ਪਿੰਨਾਂ ਨੂੰ ਸਿੱਧੇ ਰੂਟ ਵਿੱਚ ਪਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਕਿ TO247 ਪੈਕ ਕੀਤੇ ਉਤਪਾਦਾਂ ਲਈ ਢੁਕਵਾਂ ਨਹੀਂ ਹੈ; ਕੁਝ ਅਤਿ-ਪਤਲੇ ਡਿਜ਼ਾਈਨਾਂ ਲਈ ਡਿਵਾਈਸ ਪਿੰਨਾਂ ਨੂੰ ਝੁਕਣ ਅਤੇ ਫਲੈਟ ਰੱਖਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਜੋ MOSFET ਚੋਣ ਦੀ ਗੁੰਝਲਤਾ ਨੂੰ ਵਧਾਏਗਾ।

MOSFET ਦੀ ਚੋਣ ਕਿਵੇਂ ਕਰੀਏ

ਇੱਕ ਇੰਜੀਨੀਅਰ ਨੇ ਇੱਕ ਵਾਰ ਮੈਨੂੰ ਦੱਸਿਆ ਸੀ ਕਿ ਉਸਨੇ ਕਦੇ ਵੀ ਇੱਕ MOSFET ਡੇਟਾ ਸ਼ੀਟ ਦੇ ਪਹਿਲੇ ਪੰਨੇ ਨੂੰ ਨਹੀਂ ਦੇਖਿਆ ਕਿਉਂਕਿ "ਵਿਹਾਰਕ" ਜਾਣਕਾਰੀ ਸਿਰਫ ਦੂਜੇ ਪੰਨੇ ਅਤੇ ਇਸ ਤੋਂ ਅੱਗੇ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ। MOSFET ਡੇਟਾ ਸ਼ੀਟ ਦੇ ਲਗਭਗ ਹਰ ਪੰਨੇ ਵਿੱਚ ਡਿਜ਼ਾਈਨਰਾਂ ਲਈ ਕੀਮਤੀ ਜਾਣਕਾਰੀ ਹੁੰਦੀ ਹੈ। ਪਰ ਇਹ ਹਮੇਸ਼ਾ ਸਪੱਸ਼ਟ ਨਹੀਂ ਹੁੰਦਾ ਕਿ ਨਿਰਮਾਤਾਵਾਂ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਡੇਟਾ ਦੀ ਵਿਆਖਿਆ ਕਿਵੇਂ ਕਰਨੀ ਹੈ।

ਇਹ ਲੇਖ MOSFETs ਦੀਆਂ ਕੁਝ ਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਰੂਪਰੇਖਾ ਦਿੰਦਾ ਹੈ, ਉਹਨਾਂ ਨੂੰ ਡੇਟਾਸ਼ੀਟ 'ਤੇ ਕਿਵੇਂ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਅਤੇ ਉਹਨਾਂ ਨੂੰ ਸਮਝਣ ਲਈ ਤੁਹਾਨੂੰ ਲੋੜੀਂਦੀ ਸਪਸ਼ਟ ਤਸਵੀਰ। ਜ਼ਿਆਦਾਤਰ ਇਲੈਕਟ੍ਰਾਨਿਕ ਯੰਤਰਾਂ ਵਾਂਗ, MOSFET ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ ਦੁਆਰਾ ਪ੍ਰਭਾਵਿਤ ਹੁੰਦੇ ਹਨ। ਇਸ ਲਈ ਟੈਸਟ ਦੀਆਂ ਸਥਿਤੀਆਂ ਨੂੰ ਸਮਝਣਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਜਿਨ੍ਹਾਂ ਦੇ ਤਹਿਤ ਜ਼ਿਕਰ ਕੀਤੇ ਸੂਚਕਾਂ ਨੂੰ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਸਮਝਣਾ ਵੀ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ ਤੁਸੀਂ "ਉਤਪਾਦ ਜਾਣ-ਪਛਾਣ" ਵਿੱਚ ਜੋ ਸੰਕੇਤਕ ਦੇਖਦੇ ਹੋ ਉਹ "ਵੱਧ ਤੋਂ ਵੱਧ" ਜਾਂ "ਆਮ" ਮੁੱਲ ਹਨ, ਕਿਉਂਕਿ ਕੁਝ ਡੇਟਾ ਸ਼ੀਟਾਂ ਇਸ ਨੂੰ ਸਪੱਸ਼ਟ ਨਹੀਂ ਕਰਦੀਆਂ ਹਨ।

ਵੋਲਟੇਜ ਗ੍ਰੇਡ

ਇੱਕ MOSFET ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਵਾਲੀ ਪ੍ਰਾਇਮਰੀ ਵਿਸ਼ੇਸ਼ਤਾ ਇਸਦੀ ਡਰੇਨ-ਸਰੋਤ ਵੋਲਟੇਜ VDS, ਜਾਂ "ਡਰੇਨ-ਸਰੋਤ ਬਰੇਕਡਾਊਨ ਵੋਲਟੇਜ" ਹੈ, ਜੋ ਕਿ ਸਭ ਤੋਂ ਵੱਧ ਵੋਲਟੇਜ ਹੈ ਜੋ MOSFET ਬਿਨਾਂ ਕਿਸੇ ਨੁਕਸਾਨ ਦੇ ਸਾਮ੍ਹਣਾ ਕਰ ਸਕਦੀ ਹੈ ਜਦੋਂ ਗੇਟ ਸਰੋਤ ਅਤੇ ਡਰੇਨ ਕਰੰਟ ਨੂੰ ਸ਼ਾਰਟ-ਸਰਕਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। 250μA ਹੈ। . VDS ਨੂੰ "25°C 'ਤੇ ਸੰਪੂਰਨ ਅਧਿਕਤਮ ਵੋਲਟੇਜ" ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਪਰ ਇਹ ਯਾਦ ਰੱਖਣਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ ਇਹ ਪੂਰਨ ਵੋਲਟੇਜ ਤਾਪਮਾਨ 'ਤੇ ਨਿਰਭਰ ਹੈ, ਅਤੇ ਡਾਟਾ ਸ਼ੀਟ ਵਿੱਚ ਆਮ ਤੌਰ 'ਤੇ "VDS ਤਾਪਮਾਨ ਗੁਣਾਂਕ" ਹੁੰਦਾ ਹੈ। ਤੁਹਾਨੂੰ ਇਹ ਵੀ ਸਮਝਣ ਦੀ ਲੋੜ ਹੈ ਕਿ ਅਧਿਕਤਮ VDS DC ਵੋਲਟੇਜ ਹੈ ਅਤੇ ਸਰਕਟ ਵਿੱਚ ਮੌਜੂਦ ਕੋਈ ਵੀ ਵੋਲਟੇਜ ਸਪਾਈਕਸ ਅਤੇ ਤਰੰਗਾਂ ਹਨ। ਉਦਾਹਰਨ ਲਈ, ਜੇਕਰ ਤੁਸੀਂ 100mV, 5ns ਸਪਾਈਕ ਦੇ ਨਾਲ 30V ਪਾਵਰ ਸਪਲਾਈ 'ਤੇ 30V ਡਿਵਾਈਸ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋ, ਤਾਂ ਵੋਲਟੇਜ ਡਿਵਾਈਸ ਦੀ ਸੰਪੂਰਨ ਅਧਿਕਤਮ ਸੀਮਾ ਤੋਂ ਵੱਧ ਜਾਵੇਗੀ ਅਤੇ ਡਿਵਾਈਸ avalanche mode ਵਿੱਚ ਦਾਖਲ ਹੋ ਸਕਦੀ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, MOSFET ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੱਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਉੱਚ ਤਾਪਮਾਨ 'ਤੇ, ਤਾਪਮਾਨ ਗੁਣਾਂਕ ਬ੍ਰੇਕਡਾਊਨ ਵੋਲਟੇਜ ਨੂੰ ਮਹੱਤਵਪੂਰਨ ਤੌਰ 'ਤੇ ਬਦਲ ਸਕਦਾ ਹੈ। ਉਦਾਹਰਨ ਲਈ, 600V ਦੀ ਵੋਲਟੇਜ ਰੇਟਿੰਗ ਵਾਲੇ ਕੁਝ N-ਚੈਨਲ MOSFETs ਵਿੱਚ ਇੱਕ ਸਕਾਰਾਤਮਕ ਤਾਪਮਾਨ ਗੁਣਾਂਕ ਹੁੰਦਾ ਹੈ। ਜਿਵੇਂ ਕਿ ਉਹ ਆਪਣੇ ਵੱਧ ਤੋਂ ਵੱਧ ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ ਦੇ ਨੇੜੇ ਆਉਂਦੇ ਹਨ, ਤਾਪਮਾਨ ਗੁਣਾਂਕ ਇਹਨਾਂ MOSFETs ਨੂੰ 650V MOSFETs ਵਾਂਗ ਵਿਵਹਾਰ ਕਰਨ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ। ਬਹੁਤ ਸਾਰੇ MOSFET ਉਪਭੋਗਤਾਵਾਂ ਦੇ ਡਿਜ਼ਾਈਨ ਨਿਯਮਾਂ ਲਈ 10% ਤੋਂ 20% ਦੇ ਡੀਰੇਟਿੰਗ ਫੈਕਟਰ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਕੁਝ ਡਿਜ਼ਾਈਨਾਂ ਵਿੱਚ, ਇਹ ਵਿਚਾਰਦੇ ਹੋਏ ਕਿ ਅਸਲ ਬਰੇਕਡਾਊਨ ਵੋਲਟੇਜ 25°C 'ਤੇ ਰੇਟ ਕੀਤੇ ਮੁੱਲ ਨਾਲੋਂ 5% ਤੋਂ 10% ਵੱਧ ਹੈ, ਅਸਲ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਇੱਕ ਅਨੁਸਾਰੀ ਉਪਯੋਗੀ ਡਿਜ਼ਾਈਨ ਮਾਰਜਿਨ ਜੋੜਿਆ ਜਾਵੇਗਾ, ਜੋ ਕਿ ਡਿਜ਼ਾਈਨ ਲਈ ਬਹੁਤ ਲਾਭਦਾਇਕ ਹੈ। MOSFETs ਦੀ ਸਹੀ ਚੋਣ ਲਈ ਬਰਾਬਰ ਮਹੱਤਵਪੂਰਨ ਇਹ ਹੈ ਕਿ ਸੰਚਾਲਨ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਗੇਟ-ਸਰੋਤ ਵੋਲਟੇਜ VGS ਦੀ ਭੂਮਿਕਾ ਨੂੰ ਸਮਝਣਾ ਹੈ। ਇਹ ਵੋਲਟੇਜ ਉਹ ਵੋਲਟੇਜ ਹੈ ਜੋ ਇੱਕ ਦਿੱਤੀ ਅਧਿਕਤਮ RDS(ਆਨ) ਸਥਿਤੀ ਦੇ ਤਹਿਤ MOSFET ਦੇ ਪੂਰੇ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ। ਇਸ ਲਈ ਆਨ-ਪ੍ਰਤੀਰੋਧ ਹਮੇਸ਼ਾ VGS ਪੱਧਰ ਨਾਲ ਸੰਬੰਧਿਤ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਇਹ ਸਿਰਫ ਇਸ ਵੋਲਟੇਜ 'ਤੇ ਹੈ ਜੋ ਡਿਵਾਈਸ ਨੂੰ ਚਾਲੂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇੱਕ ਮਹੱਤਵਪੂਰਨ ਡਿਜ਼ਾਈਨ ਨਤੀਜਾ ਇਹ ਹੈ ਕਿ ਤੁਸੀਂ RDS(ਆਨ) ਰੇਟਿੰਗ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਵਰਤੇ ਗਏ ਘੱਟੋ-ਘੱਟ VGS ਤੋਂ ਘੱਟ ਵੋਲਟੇਜ ਨਾਲ MOSFET ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਚਾਲੂ ਨਹੀਂ ਕਰ ਸਕਦੇ। ਉਦਾਹਰਨ ਲਈ, ਇੱਕ 3.3V ਮਾਈਕ੍ਰੋਕੰਟਰੋਲਰ ਦੇ ਨਾਲ ਇੱਕ MOSFET ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਨਾਲ ਚਲਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ VGS=2.5V ਜਾਂ ਘੱਟ 'ਤੇ MOSFET ਨੂੰ ਚਾਲੂ ਕਰਨ ਦੇ ਯੋਗ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

ਆਨ-ਪ੍ਰਤੀਰੋਧ, ਗੇਟ ਚਾਰਜ, ਅਤੇ "ਮੈਰਿਟ ਦਾ ਅੰਕੜਾ"

ਇੱਕ MOSFET ਦਾ ਆਨ-ਪ੍ਰਤੀਰੋਧ ਹਮੇਸ਼ਾ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਗੇਟ-ਟੂ-ਸੋਰਸ ਵੋਲਟੇਜਾਂ 'ਤੇ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਅਧਿਕਤਮ RDS(ਚਾਲੂ) ਸੀਮਾ ਆਮ ਮੁੱਲ ਨਾਲੋਂ 20% ਤੋਂ 50% ਵੱਧ ਹੋ ਸਕਦੀ ਹੈ। RDS(ਚਾਲੂ) ਦੀ ਅਧਿਕਤਮ ਸੀਮਾ ਆਮ ਤੌਰ 'ਤੇ 25°C ਦੇ ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ 'ਤੇ ਮੁੱਲ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈ। ਉੱਚੇ ਤਾਪਮਾਨਾਂ 'ਤੇ, RDS(ਚਾਲੂ) 30% ਤੋਂ 150% ਤੱਕ ਵਧ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਕਿਉਂਕਿ RDS(ਚਾਲੂ) ਤਾਪਮਾਨ ਦੇ ਨਾਲ ਬਦਲਦਾ ਹੈ ਅਤੇ ਘੱਟੋ-ਘੱਟ ਪ੍ਰਤੀਰੋਧ ਮੁੱਲ ਦੀ ਗਰੰਟੀ ਨਹੀਂ ਦਿੱਤੀ ਜਾ ਸਕਦੀ ਹੈ, RDS(ਆਨ) 'ਤੇ ਅਧਾਰਤ ਕਰੰਟ ਦਾ ਪਤਾ ਲਗਾਉਣਾ ਨਹੀਂ ਹੈ। ਇੱਕ ਬਹੁਤ ਹੀ ਸਹੀ ਢੰਗ.

ਵੱਧ ਤੋਂ ਵੱਧ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ ਦੇ 30% ਤੋਂ 150% ਦੀ ਰੇਂਜ ਵਿੱਚ ਤਾਪਮਾਨ ਨਾਲ RDS(ਚਾਲੂ) ਵਧਦਾ ਹੈ

ਚਿੱਤਰ 1 RDS(ਚਾਲੂ) ਵੱਧ ਤੋਂ ਵੱਧ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ ਦੇ 30% ਤੋਂ 150% ਦੀ ਰੇਂਜ ਵਿੱਚ ਤਾਪਮਾਨ ਨਾਲ ਵਧਦਾ ਹੈ

ਐਨ-ਚੈਨਲ ਅਤੇ ਪੀ-ਚੈਨਲ MOSFETs ਦੋਵਾਂ ਲਈ ਆਨ-ਪ੍ਰਤੀਰੋਧ ਬਹੁਤ ਮਹੱਤਵਪੂਰਨ ਹੈ। ਪਾਵਰ ਸਪਲਾਈ ਨੂੰ ਬਦਲਣ ਵਿੱਚ, Qg ਪਾਵਰ ਸਪਲਾਈ ਬਦਲਣ ਵਿੱਚ ਵਰਤੇ ਜਾਣ ਵਾਲੇ N-ਚੈਨਲ MOSFETs ਲਈ ਇੱਕ ਮੁੱਖ ਚੋਣ ਮਾਪਦੰਡ ਹੈ ਕਿਉਂਕਿ Qg ਸਵਿਚਿੰਗ ਨੁਕਸਾਨਾਂ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ। ਇਹਨਾਂ ਨੁਕਸਾਨਾਂ ਦੇ ਦੋ ਪ੍ਰਭਾਵ ਹਨ: ਇੱਕ ਸਵਿਚਿੰਗ ਸਮਾਂ ਜੋ MOSFET ਨੂੰ ਚਾਲੂ ਅਤੇ ਬੰਦ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦਾ ਹੈ; ਦੂਜੀ ਹਰ ਇੱਕ ਸਵਿਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਗੇਟ ਕੈਪੈਸੀਟੈਂਸ ਨੂੰ ਚਾਰਜ ਕਰਨ ਲਈ ਲੋੜੀਂਦੀ ਊਰਜਾ ਹੈ। ਧਿਆਨ ਵਿੱਚ ਰੱਖਣ ਵਾਲੀ ਇੱਕ ਗੱਲ ਇਹ ਹੈ ਕਿ Qg ਗੇਟ-ਸਰੋਤ ਵੋਲਟੇਜ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ, ਭਾਵੇਂ ਘੱਟ Vgs ਦੀ ਵਰਤੋਂ ਕਰਨ ਨਾਲ ਸਵਿਚਿੰਗ ਨੁਕਸਾਨ ਘੱਟ ਜਾਂਦਾ ਹੈ। ਸਵਿਚਿੰਗ ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਵਰਤੋਂ ਲਈ ਬਣਾਏ ਗਏ MOSFETs ਦੀ ਤੁਲਨਾ ਕਰਨ ਦੇ ਇੱਕ ਤੇਜ਼ ਤਰੀਕੇ ਵਜੋਂ, ਡਿਜ਼ਾਈਨਰ ਅਕਸਰ ਇੱਕ ਇਕਵਚਨ ਫਾਰਮੂਲੇ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ ਜਿਸ ਵਿੱਚ ਸੰਚਾਲਨ ਨੁਕਸਾਨ ਲਈ RDS(ਆਨ) ਅਤੇ ਸਵਿਚਿੰਗ ਨੁਕਸਾਨ ਲਈ Qg ਹੁੰਦਾ ਹੈ: RDS(on)xQg। ਇਹ "ਮੈਰਿਟ ਦਾ ਅੰਕੜਾ" (FOM) ਡਿਵਾਈਸ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦਾ ਸਾਰ ਦਿੰਦਾ ਹੈ ਅਤੇ MOSFETs ਨੂੰ ਆਮ ਜਾਂ ਵੱਧ ਤੋਂ ਵੱਧ ਮੁੱਲਾਂ ਦੇ ਰੂਪ ਵਿੱਚ ਤੁਲਨਾ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦਾ ਹੈ। ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਇੱਕ ਸਟੀਕ ਤੁਲਨਾ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ, ਤੁਹਾਨੂੰ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਦੀ ਲੋੜ ਹੈ ਕਿ RDS(ਆਨ) ਅਤੇ Qg ਲਈ ਇੱਕੋ VGS ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਗਈ ਹੈ, ਅਤੇ ਇਹ ਕਿ ਪ੍ਰਕਾਸ਼ਨ ਵਿੱਚ ਆਮ ਅਤੇ ਵੱਧ ਤੋਂ ਵੱਧ ਮੁੱਲਾਂ ਨੂੰ ਇਕੱਠਿਆਂ ਨਾ ਮਿਲਾਇਆ ਜਾਵੇ। ਲੋਅਰ FOM ਤੁਹਾਨੂੰ ਐਪਲੀਕੇਸ਼ਨਾਂ ਨੂੰ ਬਦਲਣ ਵਿੱਚ ਬਿਹਤਰ ਪ੍ਰਦਰਸ਼ਨ ਦੇਵੇਗਾ, ਪਰ ਇਸਦੀ ਗਰੰਟੀ ਨਹੀਂ ਹੈ। ਸਭ ਤੋਂ ਵਧੀਆ ਤੁਲਨਾ ਨਤੀਜੇ ਕੇਵਲ ਇੱਕ ਅਸਲ ਸਰਕਟ ਵਿੱਚ ਪ੍ਰਾਪਤ ਕੀਤੇ ਜਾ ਸਕਦੇ ਹਨ, ਅਤੇ ਕੁਝ ਮਾਮਲਿਆਂ ਵਿੱਚ ਹਰੇਕ MOSFET ਲਈ ਸਰਕਟ ਨੂੰ ਵਧੀਆ-ਟਿਊਨ ਕਰਨ ਦੀ ਲੋੜ ਹੋ ਸਕਦੀ ਹੈ। ਵੱਖ-ਵੱਖ ਟੈਸਟ ਸਥਿਤੀਆਂ ਦੇ ਆਧਾਰ 'ਤੇ ਰੇਟ ਕੀਤੇ ਕਰੰਟ ਅਤੇ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ, ਜ਼ਿਆਦਾਤਰ MOSFETs ਕੋਲ ਡਾਟਾ ਸ਼ੀਟ ਵਿੱਚ ਇੱਕ ਜਾਂ ਇੱਕ ਤੋਂ ਵੱਧ ਨਿਰੰਤਰ ਡਰੇਨ ਕਰੰਟ ਹੁੰਦੇ ਹਨ। ਤੁਸੀਂ ਇਹ ਪਤਾ ਲਗਾਉਣ ਲਈ ਡੇਟਾ ਸ਼ੀਟ ਨੂੰ ਧਿਆਨ ਨਾਲ ਦੇਖਣਾ ਚਾਹੋਗੇ ਕਿ ਕੀ ਰੇਟਿੰਗ ਨਿਰਧਾਰਤ ਕੇਸ ਤਾਪਮਾਨ (ਉਦਾਹਰਨ ਲਈ TC=25°C), ਜਾਂ ਅੰਬੀਨਟ ਤਾਪਮਾਨ (ਉਦਾਹਰਨ ਲਈ TA=25°C) 'ਤੇ ਹੈ। ਇਹਨਾਂ ਵਿੱਚੋਂ ਕਿਹੜਾ ਮੁੱਲ ਸਭ ਤੋਂ ਢੁਕਵਾਂ ਹੈ ਇਹ ਡਿਵਾਈਸ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਅਤੇ ਐਪਲੀਕੇਸ਼ਨ 'ਤੇ ਨਿਰਭਰ ਕਰੇਗਾ (ਚਿੱਤਰ 2 ਦੇਖੋ)।

ਸਾਰੇ ਪੂਰਨ ਅਧਿਕਤਮ ਮੌਜੂਦਾ ਅਤੇ ਪਾਵਰ ਮੁੱਲ ਅਸਲ ਡੇਟਾ ਹਨ

ਚਿੱਤਰ 2 ਸਾਰੇ ਪੂਰਨ ਅਧਿਕਤਮ ਵਰਤਮਾਨ ਅਤੇ ਪਾਵਰ ਮੁੱਲ ਅਸਲ ਡੇਟਾ ਹਨ

ਹੈਂਡਹੈਲਡ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਛੋਟੇ ਸਰਫੇਸ ਮਾਊਂਟ ਡਿਵਾਈਸਾਂ ਲਈ, ਸਭ ਤੋਂ ਢੁਕਵਾਂ ਮੌਜੂਦਾ ਪੱਧਰ 70°C ਦੇ ਅੰਬੀਨਟ ਤਾਪਮਾਨ 'ਤੇ ਹੋ ਸਕਦਾ ਹੈ। ਹੀਟ ਸਿੰਕ ਅਤੇ ਜ਼ਬਰਦਸਤੀ ਏਅਰ ਕੂਲਿੰਗ ਵਾਲੇ ਵੱਡੇ ਉਪਕਰਣਾਂ ਲਈ, TA=25℃ 'ਤੇ ਮੌਜੂਦਾ ਪੱਧਰ ਅਸਲ ਸਥਿਤੀ ਦੇ ਨੇੜੇ ਹੋ ਸਕਦਾ ਹੈ। ਕੁਝ ਡਿਵਾਈਸਾਂ ਲਈ, ਡਾਈ ਪੈਕੇਜ ਸੀਮਾਵਾਂ ਨਾਲੋਂ ਵੱਧ ਤੋਂ ਵੱਧ ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ 'ਤੇ ਵਧੇਰੇ ਕਰੰਟ ਨੂੰ ਸੰਭਾਲ ਸਕਦਾ ਹੈ। ਕੁਝ ਡਾਟਾ ਸ਼ੀਟਾਂ ਵਿੱਚ, ਇਹ "ਡਾਈ-ਲਿਮਿਟੇਡ" ਮੌਜੂਦਾ ਪੱਧਰ "ਪੈਕੇਜ-ਸੀਮਤ" ਮੌਜੂਦਾ ਪੱਧਰ ਲਈ ਵਾਧੂ ਜਾਣਕਾਰੀ ਹੈ, ਜੋ ਤੁਹਾਨੂੰ ਡਾਈ ਦੀ ਮਜ਼ਬੂਤੀ ਦਾ ਅੰਦਾਜ਼ਾ ਦੇ ਸਕਦੀ ਹੈ। ਇਸੇ ਤਰ੍ਹਾਂ ਦੇ ਵਿਚਾਰ ਲਗਾਤਾਰ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ 'ਤੇ ਲਾਗੂ ਹੁੰਦੇ ਹਨ, ਜੋ ਕਿ ਸਿਰਫ ਤਾਪਮਾਨ 'ਤੇ ਹੀ ਨਹੀਂ, ਸਮੇਂ 'ਤੇ ਵੀ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। TA=70℃ 'ਤੇ 10 ਸਕਿੰਟਾਂ ਲਈ PD=4W 'ਤੇ ਲਗਾਤਾਰ ਕੰਮ ਕਰਨ ਵਾਲੀ ਡਿਵਾਈਸ ਦੀ ਕਲਪਨਾ ਕਰੋ। "ਲਗਾਤਾਰ" ਸਮਾਂ ਮਿਆਦ ਕੀ ਬਣਾਉਂਦੀ ਹੈ, MOSFET ਪੈਕੇਜ ਦੇ ਆਧਾਰ 'ਤੇ ਵੱਖ-ਵੱਖ ਹੋਵੇਗੀ, ਇਸਲਈ ਤੁਸੀਂ ਡੈਟਾਸ਼ੀਟ ਤੋਂ ਸਧਾਰਣ ਥਰਮਲ ਅਸਥਾਈ ਰੁਕਾਵਟ ਪਲਾਟ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਚਾਹੋਗੇ ਇਹ ਦੇਖਣ ਲਈ ਕਿ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ 10 ਸਕਿੰਟ, 100 ਸਕਿੰਟ, ਜਾਂ 10 ਮਿੰਟਾਂ ਬਾਅਦ ਕਿਵੇਂ ਦਿਖਾਈ ਦਿੰਦਾ ਹੈ। . ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 3 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, 10-ਸਕਿੰਟ ਦੀ ਪਲਸ ਤੋਂ ਬਾਅਦ ਇਸ ਵਿਸ਼ੇਸ਼ ਯੰਤਰ ਦਾ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ ਗੁਣਕ ਲਗਭਗ 0.33 ਹੈ, ਜਿਸਦਾ ਮਤਲਬ ਹੈ ਕਿ ਇੱਕ ਵਾਰ ਜਦੋਂ ਪੈਕੇਜ ਲਗਭਗ 10 ਮਿੰਟਾਂ ਬਾਅਦ ਥਰਮਲ ਸੰਤ੍ਰਿਪਤਾ 'ਤੇ ਪਹੁੰਚ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਡਿਵਾਈਸ ਦੀ ਗਰਮੀ ਡਿਸਸੀਪੇਸ਼ਨ ਸਮਰੱਥਾ 4W ਦੀ ਬਜਾਏ ਸਿਰਫ 1.33W ਹੁੰਦੀ ਹੈ। . ਹਾਲਾਂਕਿ ਚੰਗੀ ਕੂਲਿੰਗ ਦੇ ਤਹਿਤ ਡਿਵਾਈਸ ਦੀ ਗਰਮੀ ਡਿਸਸੀਪੇਸ਼ਨ ਸਮਰੱਥਾ ਲਗਭਗ 2W ਤੱਕ ਪਹੁੰਚ ਸਕਦੀ ਹੈ।

ਚਿੱਤਰ 3 MOSFET ਦਾ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ ਜਦੋਂ ਪਾਵਰ ਪਲਸ ਲਾਗੂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ

ਵਾਸਤਵ ਵਿੱਚ, ਅਸੀਂ MOSFET ਦੀ ਚੋਣ ਨੂੰ ਚਾਰ ਪੜਾਵਾਂ ਵਿੱਚ ਵੰਡ ਸਕਦੇ ਹਾਂ।

ਪਹਿਲਾ ਕਦਮ: N ਚੈਨਲ ਜਾਂ P ਚੈਨਲ ਚੁਣੋ

ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਲਈ ਸਹੀ ਡਿਵਾਈਸ ਦੀ ਚੋਣ ਕਰਨ ਦਾ ਪਹਿਲਾ ਕਦਮ ਇਹ ਫੈਸਲਾ ਕਰਨਾ ਹੈ ਕਿ ਕੀ ਇੱਕ N-ਚੈਨਲ ਜਾਂ P-ਚੈਨਲ MOSFET ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਹੈ। ਇੱਕ ਆਮ ਪਾਵਰ ਐਪਲੀਕੇਸ਼ਨ ਵਿੱਚ, ਜਦੋਂ ਇੱਕ MOSFET ਜ਼ਮੀਨ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ ਅਤੇ ਲੋਡ ਮੇਨ ਵੋਲਟੇਜ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ, MOSFET ਲੋਅ-ਸਾਈਡ ਸਵਿੱਚ ਬਣਾਉਂਦਾ ਹੈ। ਲੋਅ-ਸਾਈਡ ਸਵਿੱਚ ਵਿੱਚ, ਡਿਵਾਈਸ ਨੂੰ ਬੰਦ ਜਾਂ ਚਾਲੂ ਕਰਨ ਲਈ ਲੋੜੀਂਦੀ ਵੋਲਟੇਜ ਦੇ ਕਾਰਨ N-ਚੈਨਲ MOSFETs ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ। ਜਦੋਂ MOSFET ਬੱਸ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ ਅਤੇ ਜ਼ਮੀਨ 'ਤੇ ਲੋਡ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਉੱਚ-ਸਾਈਡ ਸਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਪੀ-ਚੈਨਲ MOSFETs ਆਮ ਤੌਰ 'ਤੇ ਇਸ ਟੌਪੋਲੋਜੀ ਵਿੱਚ ਵਰਤੇ ਜਾਂਦੇ ਹਨ, ਜੋ ਕਿ ਵੋਲਟੇਜ ਡਰਾਈਵ ਦੇ ਵਿਚਾਰਾਂ ਦੇ ਕਾਰਨ ਵੀ ਹੈ। ਆਪਣੀ ਐਪਲੀਕੇਸ਼ਨ ਲਈ ਸਹੀ ਡਿਵਾਈਸ ਦੀ ਚੋਣ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ ਡਿਵਾਈਸ ਨੂੰ ਚਲਾਉਣ ਲਈ ਲੋੜੀਂਦੀ ਵੋਲਟੇਜ ਅਤੇ ਤੁਹਾਡੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਇਸਨੂੰ ਕਰਨ ਦਾ ਸਭ ਤੋਂ ਆਸਾਨ ਤਰੀਕਾ ਨਿਰਧਾਰਤ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਅਗਲਾ ਕਦਮ ਲੋੜੀਂਦੇ ਵੋਲਟੇਜ ਰੇਟਿੰਗ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨਾ ਹੈ, ਜਾਂ ਡਿਵਾਈਸ ਦੁਆਰਾ ਵੱਧ ਤੋਂ ਵੱਧ ਵੋਲਟੇਜ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰਨਾ ਹੈ। ਵੋਲਟੇਜ ਰੇਟਿੰਗ ਜਿੰਨੀ ਉੱਚੀ ਹੋਵੇਗੀ, ਡਿਵਾਈਸ ਦੀ ਕੀਮਤ ਓਨੀ ਜ਼ਿਆਦਾ ਹੋਵੇਗੀ। ਵਿਹਾਰਕ ਤਜਰਬੇ ਦੇ ਅਨੁਸਾਰ, ਰੇਟ ਕੀਤੀ ਵੋਲਟੇਜ ਮੇਨ ਵੋਲਟੇਜ ਜਾਂ ਬੱਸ ਵੋਲਟੇਜ ਤੋਂ ਵੱਧ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਇਹ ਕਾਫ਼ੀ ਸੁਰੱਖਿਆ ਪ੍ਰਦਾਨ ਕਰੇਗਾ ਤਾਂ ਜੋ MOSFET ਫੇਲ ਨਾ ਹੋਵੇ। ਇੱਕ MOSFET ਦੀ ਚੋਣ ਕਰਦੇ ਸਮੇਂ, ਵੱਧ ਤੋਂ ਵੱਧ ਵੋਲਟੇਜ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨਾ ਜ਼ਰੂਰੀ ਹੈ ਜੋ ਡਰੇਨ ਤੋਂ ਸਰੋਤ ਤੱਕ ਬਰਦਾਸ਼ਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਯਾਨੀ ਵੱਧ ਤੋਂ ਵੱਧ VDS. ਇਹ ਜਾਣਨਾ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿ ਵੱਧ ਤੋਂ ਵੱਧ ਵੋਲਟੇਜ ਇੱਕ MOSFET ਤਾਪਮਾਨ ਦੇ ਨਾਲ ਤਬਦੀਲੀਆਂ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰ ਸਕਦਾ ਹੈ। ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਪੂਰੀ ਓਪਰੇਟਿੰਗ ਤਾਪਮਾਨ ਸੀਮਾ ਵਿੱਚ ਵੋਲਟੇਜ ਭਿੰਨਤਾਵਾਂ ਦੀ ਜਾਂਚ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਕਿ ਸਰਕਟ ਫੇਲ ਨਹੀਂ ਹੋਵੇਗਾ, ਇਸ ਪਰਿਵਰਤਨ ਰੇਂਜ ਨੂੰ ਕਵਰ ਕਰਨ ਲਈ ਰੇਟ ਕੀਤੇ ਵੋਲਟੇਜ ਵਿੱਚ ਕਾਫ਼ੀ ਮਾਰਜਿਨ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ। ਹੋਰ ਸੁਰੱਖਿਆ ਕਾਰਕ ਜਿਨ੍ਹਾਂ ਨੂੰ ਡਿਜ਼ਾਈਨ ਕਰਨ ਵਾਲੇ ਇੰਜੀਨੀਅਰਾਂ ਨੂੰ ਵਿਚਾਰਨ ਦੀ ਜ਼ਰੂਰਤ ਹੁੰਦੀ ਹੈ, ਉਹਨਾਂ ਵਿੱਚ ਇਲੈਕਟ੍ਰੋਨਿਕਸ ਜਿਵੇਂ ਕਿ ਮੋਟਰਾਂ ਜਾਂ ਟ੍ਰਾਂਸਫਾਰਮਰਾਂ ਨੂੰ ਬਦਲਣ ਦੁਆਰਾ ਪ੍ਰੇਰਿਤ ਵੋਲਟੇਜ ਟਰਾਂਸਐਂਟ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ। ਵੱਖ-ਵੱਖ ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ ਰੇਟ ਕੀਤੇ ਵੋਲਟੇਜ ਵੱਖ-ਵੱਖ ਹੁੰਦੇ ਹਨ; ਆਮ ਤੌਰ 'ਤੇ, ਪੋਰਟੇਬਲ ਡਿਵਾਈਸਾਂ ਲਈ 20V, FPGA ਪਾਵਰ ਸਪਲਾਈ ਲਈ 20-30V, ਅਤੇ 85-220VAC ਐਪਲੀਕੇਸ਼ਨਾਂ ਲਈ 450-600V।

ਕਦਮ 2: ਰੇਟ ਕੀਤੇ ਮੌਜੂਦਾ ਦਾ ਪਤਾ ਲਗਾਓ

ਦੂਜਾ ਕਦਮ MOSFET ਦੀ ਮੌਜੂਦਾ ਰੇਟਿੰਗ ਦੀ ਚੋਣ ਕਰਨਾ ਹੈ। ਸਰਕਟ ਸੰਰਚਨਾ 'ਤੇ ਨਿਰਭਰ ਕਰਦੇ ਹੋਏ, ਇਹ ਦਰਜਾ ਦਿੱਤਾ ਗਿਆ ਕਰੰਟ ਵੱਧ ਤੋਂ ਵੱਧ ਕਰੰਟ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਜੋ ਲੋਡ ਹਰ ਹਾਲਾਤ ਵਿੱਚ ਸਹਿ ਸਕਦਾ ਹੈ। ਵੋਲਟੇਜ ਸਥਿਤੀ ਦੇ ਸਮਾਨ, ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ ਚੁਣਿਆ ਗਿਆ MOSFET ਇਸ ਮੌਜੂਦਾ ਰੇਟਿੰਗ ਦਾ ਸਾਮ੍ਹਣਾ ਕਰ ਸਕਦਾ ਹੈ, ਭਾਵੇਂ ਸਿਸਟਮ ਮੌਜੂਦਾ ਸਪਾਈਕਸ ਪੈਦਾ ਕਰਦਾ ਹੋਵੇ। ਵਿਚਾਰੀਆਂ ਗਈਆਂ ਦੋ ਮੌਜੂਦਾ ਸਥਿਤੀਆਂ ਨਿਰੰਤਰ ਮੋਡ ਅਤੇ ਪਲਸ ਸਪਾਈਕ ਹਨ। ਨਿਰੰਤਰ ਸੰਚਾਲਨ ਮੋਡ ਵਿੱਚ, MOSFET ਇੱਕ ਸਥਿਰ ਸਥਿਤੀ ਵਿੱਚ ਹੁੰਦਾ ਹੈ, ਜਿੱਥੇ ਕਰੰਟ ਡਿਵਾਈਸ ਦੁਆਰਾ ਨਿਰੰਤਰ ਵਹਿੰਦਾ ਹੈ। ਪਲਸ ਸਪਾਈਕ ਯੰਤਰ ਦੁਆਰਾ ਵਹਿਣ ਵਾਲੇ ਇੱਕ ਵੱਡੇ ਵਾਧੇ (ਜਾਂ ਸਪਾਈਕ ਕਰੰਟ) ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ। ਇੱਕ ਵਾਰ ਇਹਨਾਂ ਸ਼ਰਤਾਂ ਵਿੱਚ ਅਧਿਕਤਮ ਕਰੰਟ ਨਿਰਧਾਰਤ ਹੋ ਜਾਣ ਤੋਂ ਬਾਅਦ, ਇਹ ਸਿਰਫ਼ ਇੱਕ ਡਿਵਾਈਸ ਚੁਣਨ ਦਾ ਮਾਮਲਾ ਹੈ ਜੋ ਇਸ ਅਧਿਕਤਮ ਕਰੰਟ ਨੂੰ ਸੰਭਾਲ ਸਕਦਾ ਹੈ। ਰੇਟ ਕੀਤੇ ਕਰੰਟ ਦੀ ਚੋਣ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਸੰਚਾਲਨ ਦੇ ਨੁਕਸਾਨ ਦੀ ਵੀ ਗਣਨਾ ਕੀਤੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ। ਅਸਲ ਸਥਿਤੀਆਂ ਵਿੱਚ, MOSFET ਇੱਕ ਆਦਰਸ਼ ਯੰਤਰ ਨਹੀਂ ਹੈ ਕਿਉਂਕਿ ਸੰਚਾਲਨ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਬਿਜਲੀ ਊਰਜਾ ਦਾ ਨੁਕਸਾਨ ਹੁੰਦਾ ਹੈ, ਜਿਸਨੂੰ ਸੰਚਾਲਨ ਨੁਕਸਾਨ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। ਇੱਕ MOSFET "ਚਾਲੂ" ਹੋਣ 'ਤੇ ਇੱਕ ਵੇਰੀਏਬਲ ਰੋਧਕ ਵਾਂਗ ਵਿਵਹਾਰ ਕਰਦਾ ਹੈ, ਜੋ ਕਿ ਡਿਵਾਈਸ ਦੇ RDS(ON) ਦੁਆਰਾ ਨਿਰਧਾਰਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਤਾਪਮਾਨ ਦੇ ਨਾਲ ਮਹੱਤਵਪੂਰਨ ਰੂਪ ਵਿੱਚ ਬਦਲਦਾ ਹੈ। ਡਿਵਾਈਸ ਦੇ ਪਾਵਰ ਘਾਟੇ ਦੀ ਗਣਨਾ Iload2×RDS(ON) ਦੁਆਰਾ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਕਿਉਂਕਿ ਤਾਪਮਾਨ ਦੇ ਨਾਲ ਪ੍ਰਤੀਰੋਧ ਬਦਲਦਾ ਹੈ, ਪਾਵਰ ਦਾ ਨੁਕਸਾਨ ਵੀ ਅਨੁਪਾਤਕ ਤੌਰ 'ਤੇ ਬਦਲ ਜਾਵੇਗਾ। MOSFET 'ਤੇ ਜਿੰਨੀ ਜ਼ਿਆਦਾ ਵੋਲਟੇਜ VGS ਲਾਗੂ ਹੋਵੇਗੀ, RDS(ON) ਓਨਾ ਹੀ ਛੋਟਾ ਹੋਵੇਗਾ; ਇਸ ਦੇ ਉਲਟ, RDS(ON) ਜਿੰਨਾ ਉੱਚਾ ਹੋਵੇਗਾ। ਸਿਸਟਮ ਡਿਜ਼ਾਈਨਰ ਲਈ, ਇਹ ਉਹ ਥਾਂ ਹੈ ਜਿੱਥੇ ਸਿਸਟਮ ਵੋਲਟੇਜ ਦੇ ਆਧਾਰ 'ਤੇ ਟਰੇਡ-ਆਫ ਆਉਂਦੇ ਹਨ। ਪੋਰਟੇਬਲ ਡਿਜ਼ਾਈਨਾਂ ਲਈ, ਘੱਟ ਵੋਲਟੇਜਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਆਸਾਨ (ਅਤੇ ਵਧੇਰੇ ਆਮ) ਹੈ, ਜਦੋਂ ਕਿ ਉਦਯੋਗਿਕ ਡਿਜ਼ਾਈਨ ਲਈ, ਉੱਚ ਵੋਲਟੇਜਾਂ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਨੋਟ ਕਰੋ ਕਿ ਕਰੰਟ ਦੇ ਨਾਲ RDS(ON) ਪ੍ਰਤੀਰੋਧ ਥੋੜ੍ਹਾ ਵਧੇਗਾ। RDS(ON) ਰੋਧਕ ਦੇ ਵੱਖ-ਵੱਖ ਇਲੈਕਟ੍ਰੀਕਲ ਮਾਪਦੰਡਾਂ ਵਿੱਚ ਭਿੰਨਤਾਵਾਂ ਨਿਰਮਾਤਾ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਤਕਨੀਕੀ ਡੇਟਾ ਸ਼ੀਟ ਵਿੱਚ ਲੱਭੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ। ਤਕਨਾਲੋਜੀ ਦਾ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 'ਤੇ ਮਹੱਤਵਪੂਰਨ ਪ੍ਰਭਾਵ ਪੈਂਦਾ ਹੈ, ਕਿਉਂਕਿ ਕੁਝ ਤਕਨੀਕਾਂ ਵੱਧ ਤੋਂ ਵੱਧ VDS ਨੂੰ ਵਧਾਉਣ ਵੇਲੇ RDS(ON) ਨੂੰ ਵਧਾਉਂਦੀਆਂ ਹਨ। ਅਜਿਹੀ ਤਕਨਾਲੋਜੀ ਲਈ, ਜੇਕਰ ਤੁਸੀਂ VDS ਅਤੇ RDS(ON) ਨੂੰ ਘਟਾਉਣ ਦਾ ਇਰਾਦਾ ਰੱਖਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਚਿੱਪ ਦਾ ਆਕਾਰ ਵਧਾਉਣਾ ਪਵੇਗਾ, ਇਸ ਤਰ੍ਹਾਂ ਮੇਲ ਖਾਂਦੇ ਪੈਕੇਜ ਦਾ ਆਕਾਰ ਅਤੇ ਸੰਬੰਧਿਤ ਵਿਕਾਸ ਲਾਗਤਾਂ ਨੂੰ ਵਧਾਉਣਾ ਹੋਵੇਗਾ। ਉਦਯੋਗ ਵਿੱਚ ਕਈ ਤਕਨੀਕਾਂ ਹਨ ਜੋ ਚਿੱਪ ਦੇ ਆਕਾਰ ਵਿੱਚ ਵਾਧੇ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰ ਰਹੀਆਂ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਚੈਨਲ ਅਤੇ ਚਾਰਜ ਸੰਤੁਲਨ ਤਕਨਾਲੋਜੀਆਂ ਹਨ। ਖਾਈ ਤਕਨਾਲੋਜੀ ਵਿੱਚ, ਇੱਕ ਡੂੰਘੀ ਖਾਈ ਵੇਫਰ ਵਿੱਚ ਏਮਬੈਡ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਆਮ ਤੌਰ 'ਤੇ ਘੱਟ ਵੋਲਟੇਜ ਲਈ ਰਾਖਵੀਂ ਹੁੰਦੀ ਹੈ, ਤਾਂ ਜੋ ਆਨ-ਰੋਧਕ RDS(ON) ਨੂੰ ਘੱਟ ਕੀਤਾ ਜਾ ਸਕੇ। RDS (ON) 'ਤੇ ਵੱਧ ਤੋਂ ਵੱਧ VDS ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਘਟਾਉਣ ਲਈ, ਵਿਕਾਸ ਪ੍ਰਕਿਰਿਆ ਦੇ ਦੌਰਾਨ ਇੱਕ ਐਪੀਟੈਕਸੀਅਲ ਗ੍ਰੋਥ ਕਾਲਮ/ਐਚਿੰਗ ਕਾਲਮ ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਗਈ ਸੀ। ਉਦਾਹਰਨ ਲਈ, ਫੇਅਰਚਾਈਲਡ ਸੈਮੀਕੰਡਕਟਰ ਨੇ ਸੁਪਰਫੇਟ ਨਾਮਕ ਇੱਕ ਤਕਨਾਲੋਜੀ ਵਿਕਸਿਤ ਕੀਤੀ ਹੈ ਜੋ RDS(ON) ਕਟੌਤੀ ਲਈ ਵਾਧੂ ਨਿਰਮਾਣ ਕਦਮਾਂ ਨੂੰ ਜੋੜਦੀ ਹੈ। RDS(ON) 'ਤੇ ਇਹ ਫੋਕਸ ਮਹੱਤਵਪੂਰਨ ਹੈ ਕਿਉਂਕਿ ਜਿਵੇਂ ਇੱਕ ਮਿਆਰੀ MOSFET ਦਾ ਟੁੱਟਣ ਵਾਲਾ ਵੋਲਟੇਜ ਵਧਦਾ ਹੈ, RDS(ON) ਤੇਜ਼ੀ ਨਾਲ ਵਧਦਾ ਹੈ ਅਤੇ ਡਾਈ ਸਾਈਜ਼ ਵਿੱਚ ਵਾਧਾ ਹੁੰਦਾ ਹੈ। ਸੁਪਰਫੇਟ ਪ੍ਰਕਿਰਿਆ RDS(ON) ਅਤੇ ਵੇਫਰ ਸਾਈਜ਼ ਵਿਚਕਾਰ ਘਾਤਕ ਸਬੰਧ ਨੂੰ ਇੱਕ ਰੇਖਿਕ ਸਬੰਧ ਵਿੱਚ ਬਦਲਦੀ ਹੈ। ਇਸ ਤਰ੍ਹਾਂ, ਸੁਪਰਫੇਟ ਯੰਤਰ 600V ਤੱਕ ਟੁੱਟਣ ਵਾਲੀ ਵੋਲਟੇਜ ਦੇ ਨਾਲ ਵੀ, ਛੋਟੇ ਡਾਈ ਸਾਈਜ਼ ਵਿੱਚ ਆਦਰਸ਼ ਘੱਟ RDS(ON) ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹਨ। ਨਤੀਜਾ ਇਹ ਹੈ ਕਿ ਵੇਫਰ ਦਾ ਆਕਾਰ 35% ਤੱਕ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਅੰਤਮ ਉਪਭੋਗਤਾਵਾਂ ਲਈ, ਇਸਦਾ ਅਰਥ ਹੈ ਪੈਕੇਜ ਦੇ ਆਕਾਰ ਵਿੱਚ ਮਹੱਤਵਪੂਰਣ ਕਮੀ.

ਕਦਮ ਤਿੰਨ: ਥਰਮਲ ਲੋੜਾਂ ਦਾ ਪਤਾ ਲਗਾਓ

MOSFET ਦੀ ਚੋਣ ਕਰਨ ਦਾ ਅਗਲਾ ਕਦਮ ਸਿਸਟਮ ਦੀਆਂ ਥਰਮਲ ਲੋੜਾਂ ਦੀ ਗਣਨਾ ਕਰਨਾ ਹੈ। ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਦੋ ਵੱਖ-ਵੱਖ ਦ੍ਰਿਸ਼ਾਂ 'ਤੇ ਵਿਚਾਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ, ਸਭ ਤੋਂ ਮਾੜੇ-ਕੇਸ ਦ੍ਰਿਸ਼ ਅਤੇ ਅਸਲ-ਸੰਸਾਰ ਦ੍ਰਿਸ਼। ਸਭ ਤੋਂ ਮਾੜੇ-ਕੇਸ ਗਣਨਾ ਨਤੀਜੇ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਸਿਫਾਰਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਕਿਉਂਕਿ ਇਹ ਨਤੀਜਾ ਇੱਕ ਵੱਡਾ ਸੁਰੱਖਿਆ ਮਾਰਜਿਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਇਹ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ ਕਿ ਸਿਸਟਮ ਫੇਲ ਨਹੀਂ ਹੋਵੇਗਾ। ਕੁਝ ਮਾਪ ਡੇਟਾ ਵੀ ਹਨ ਜੋ MOSFET ਡੇਟਾ ਸ਼ੀਟ 'ਤੇ ਧਿਆਨ ਦੇਣ ਦੀ ਲੋੜ ਹੈ; ਜਿਵੇਂ ਕਿ ਪੈਕ ਕੀਤੇ ਯੰਤਰ ਅਤੇ ਵਾਤਾਵਰਨ ਦੇ ਸੈਮੀਕੰਡਕਟਰ ਜੰਕਸ਼ਨ ਵਿਚਕਾਰ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ, ਅਤੇ ਵੱਧ ਤੋਂ ਵੱਧ ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ। ਡਿਵਾਈਸ ਦਾ ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ ਅਧਿਕਤਮ ਅੰਬੀਨਟ ਤਾਪਮਾਨ ਅਤੇ ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ ਅਤੇ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ ਦੇ ਉਤਪਾਦ (ਜੰਕਸ਼ਨ ਤਾਪਮਾਨ = ਅਧਿਕਤਮ ਅੰਬੀਨਟ ਤਾਪਮਾਨ + [ਥਰਮਲ ਪ੍ਰਤੀਰੋਧ × ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ]) ਦੇ ਬਰਾਬਰ ਹੁੰਦਾ ਹੈ। ਇਸ ਸਮੀਕਰਨ ਦੇ ਅਨੁਸਾਰ, ਸਿਸਟਮ ਦੀ ਵੱਧ ਤੋਂ ਵੱਧ ਪਾਵਰ ਡਿਸਸੀਪੇਸ਼ਨ ਨੂੰ ਹੱਲ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਜੋ ਕਿ ਪਰਿਭਾਸ਼ਾ ਦੁਆਰਾ I2×RDS(ON) ਦੇ ਬਰਾਬਰ ਹੈ। ਕਿਉਂਕਿ ਡਿਜ਼ਾਈਨਰ ਨੇ ਵੱਧ ਤੋਂ ਵੱਧ ਕਰੰਟ ਨਿਰਧਾਰਤ ਕੀਤਾ ਹੈ ਜੋ ਡਿਵਾਈਸ ਵਿੱਚੋਂ ਲੰਘੇਗਾ, RDS(ON) ਦੀ ਗਣਨਾ ਵੱਖ-ਵੱਖ ਤਾਪਮਾਨਾਂ 'ਤੇ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਇਹ ਧਿਆਨ ਦੇਣ ਯੋਗ ਹੈ ਕਿ ਸਧਾਰਨ ਥਰਮਲ ਮਾਡਲਾਂ ਨਾਲ ਕੰਮ ਕਰਦੇ ਸਮੇਂ, ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਸੈਮੀਕੰਡਕਟਰ ਜੰਕਸ਼ਨ/ਡਿਵਾਈਸ ਕੇਸ ਅਤੇ ਕੇਸ/ਵਾਤਾਵਰਣ ਦੀ ਥਰਮਲ ਸਮਰੱਥਾ 'ਤੇ ਵੀ ਵਿਚਾਰ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ; ਇਸ ਲਈ ਇਹ ਜ਼ਰੂਰੀ ਹੈ ਕਿ ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ ਅਤੇ ਪੈਕੇਜ ਤੁਰੰਤ ਗਰਮ ਨਾ ਹੋਣ। ਬਰਫਬਾਰੀ ਟੁੱਟਣ ਦਾ ਮਤਲਬ ਹੈ ਕਿ ਸੈਮੀਕੰਡਕਟਰ ਡਿਵਾਈਸ 'ਤੇ ਰਿਵਰਸ ਵੋਲਟੇਜ ਅਧਿਕਤਮ ਮੁੱਲ ਤੋਂ ਵੱਧ ਜਾਂਦੀ ਹੈ ਅਤੇ ਡਿਵਾਈਸ ਵਿੱਚ ਕਰੰਟ ਨੂੰ ਵਧਾਉਣ ਲਈ ਇੱਕ ਮਜ਼ਬੂਤ ਇਲੈਕਟ੍ਰਿਕ ਫੀਲਡ ਬਣਾਉਂਦਾ ਹੈ। ਇਹ ਕਰੰਟ ਪਾਵਰ ਨੂੰ ਖਤਮ ਕਰੇਗਾ, ਡਿਵਾਈਸ ਦਾ ਤਾਪਮਾਨ ਵਧਾ ਦੇਵੇਗਾ, ਅਤੇ ਸੰਭਾਵਤ ਤੌਰ 'ਤੇ ਡਿਵਾਈਸ ਨੂੰ ਨੁਕਸਾਨ ਪਹੁੰਚਾਏਗਾ। ਸੈਮੀਕੰਡਕਟਰ ਕੰਪਨੀਆਂ ਡਿਵਾਈਸਾਂ 'ਤੇ ਬਰਫਬਾਰੀ ਦੀ ਜਾਂਚ ਕਰਨਗੀਆਂ, ਉਨ੍ਹਾਂ ਦੇ ਬਰਫਬਾਰੀ ਵੋਲਟੇਜ ਦੀ ਗਣਨਾ ਕਰਨਗੀਆਂ, ਜਾਂ ਡਿਵਾਈਸ ਦੀ ਮਜ਼ਬੂਤੀ ਦੀ ਜਾਂਚ ਕਰਨਗੀਆਂ। ਦਰਜਾ ਪ੍ਰਾਪਤ ਬਰਫ਼ਬਾਰੀ ਵੋਲਟੇਜ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ ਦੋ ਤਰੀਕੇ ਹਨ; ਇੱਕ ਅੰਕੜਾ ਵਿਧੀ ਹੈ ਅਤੇ ਦੂਜਾ ਥਰਮਲ ਗਣਨਾ ਹੈ। ਥਰਮਲ ਗਣਨਾ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੀ ਜਾਂਦੀ ਹੈ ਕਿਉਂਕਿ ਇਹ ਵਧੇਰੇ ਵਿਹਾਰਕ ਹੈ. ਕਈ ਕੰਪਨੀਆਂ ਨੇ ਆਪਣੇ ਡਿਵਾਈਸ ਟੈਸਟਿੰਗ ਦੇ ਵੇਰਵੇ ਦਿੱਤੇ ਹਨ। ਉਦਾਹਰਨ ਲਈ, ਫੇਅਰਚਾਈਲਡ ਸੈਮੀਕੰਡਕਟਰ "ਪਾਵਰ ਮੌਸਫੇਟ ਅਵਲੈਂਚ ਗਾਈਡਲਾਈਨਜ਼" ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ (ਪਾਵਰ ਮੌਸਫੇਟ ਅਵਲੈਂਚ ਗਾਈਡਲਾਈਨਜ਼- ਫੇਅਰਚਾਈਲਡ ਵੈੱਬਸਾਈਟ ਤੋਂ ਡਾਊਨਲੋਡ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ)। ਕੰਪਿਊਟਿੰਗ ਤੋਂ ਇਲਾਵਾ, ਤਕਨਾਲੋਜੀ ਦਾ ਵੀ ਬਰਫ਼ਬਾਰੀ ਪ੍ਰਭਾਵ 'ਤੇ ਵੱਡਾ ਪ੍ਰਭਾਵ ਹੈ। ਉਦਾਹਰਨ ਲਈ, ਡਾਈ ਸਾਈਜ਼ ਵਿੱਚ ਵਾਧਾ ਬਰਫ਼ਬਾਰੀ ਪ੍ਰਤੀਰੋਧ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ ਅਤੇ ਅੰਤ ਵਿੱਚ ਡਿਵਾਈਸ ਦੀ ਮਜ਼ਬੂਤੀ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ। ਅੰਤਮ ਉਪਭੋਗਤਾਵਾਂ ਲਈ, ਇਸਦਾ ਅਰਥ ਹੈ ਸਿਸਟਮ ਵਿੱਚ ਵੱਡੇ ਪੈਕੇਜਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨਾ।

ਕਦਮ 4: ਸਵਿੱਚ ਪ੍ਰਦਰਸ਼ਨ ਦਾ ਪਤਾ ਲਗਾਓ

ਇੱਕ MOSFET ਦੀ ਚੋਣ ਕਰਨ ਦਾ ਅੰਤਮ ਕਦਮ MOSFET ਦੀ ਸਵਿਚਿੰਗ ਕਾਰਗੁਜ਼ਾਰੀ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨਾ ਹੈ। ਬਹੁਤ ਸਾਰੇ ਮਾਪਦੰਡ ਹਨ ਜੋ ਸਵਿਚਿੰਗ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਪ੍ਰਭਾਵਿਤ ਕਰਦੇ ਹਨ, ਪਰ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਹਨ ਗੇਟ/ਡਰੇਨ, ਗੇਟ/ਸਰੋਤ ਅਤੇ ਡਰੇਨ/ਸਰੋਤ ਸਮਰੱਥਾ। ਇਹ ਕੈਪਸੀਟਰ ਡਿਵਾਈਸ ਵਿੱਚ ਸਵਿਚਿੰਗ ਨੁਕਸਾਨ ਪੈਦਾ ਕਰਦੇ ਹਨ ਕਿਉਂਕਿ ਜਦੋਂ ਵੀ ਉਹ ਸਵਿਚ ਕਰਦੇ ਹਨ ਤਾਂ ਉਹਨਾਂ ਨੂੰ ਚਾਰਜ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਲਈ MOSFET ਦੀ ਸਵਿਚਿੰਗ ਸਪੀਡ ਘੱਟ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਡਿਵਾਈਸ ਦੀ ਕੁਸ਼ਲਤਾ ਵੀ ਘਟ ਜਾਂਦੀ ਹੈ। ਸਵਿਚਿੰਗ ਦੌਰਾਨ ਕਿਸੇ ਡਿਵਾਈਸ ਦੇ ਕੁੱਲ ਨੁਕਸਾਨ ਦੀ ਗਣਨਾ ਕਰਨ ਲਈ, ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਟਰਨ-ਆਨ (ਈਓਨ) ਦੌਰਾਨ ਹੋਏ ਨੁਕਸਾਨ ਅਤੇ ਟਰਨ-ਆਫ (ਈਓਫ) ਦੌਰਾਨ ਹੋਏ ਨੁਕਸਾਨਾਂ ਦੀ ਗਣਨਾ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। MOSFET ਸਵਿੱਚ ਦੀ ਕੁੱਲ ਸ਼ਕਤੀ ਨੂੰ ਹੇਠਾਂ ਦਿੱਤੇ ਸਮੀਕਰਨ ਦੁਆਰਾ ਦਰਸਾਇਆ ਜਾ ਸਕਦਾ ਹੈ: Psw=(Eon+Eoff)×ਸਵਿਚਿੰਗ ਬਾਰੰਬਾਰਤਾ। ਗੇਟ ਚਾਰਜ (Qgd) ਦਾ ਸਵਿਚਿੰਗ ਪ੍ਰਦਰਸ਼ਨ 'ਤੇ ਸਭ ਤੋਂ ਵੱਡਾ ਪ੍ਰਭਾਵ ਹੁੰਦਾ ਹੈ। ਸਵਿਚਿੰਗ ਕਾਰਗੁਜ਼ਾਰੀ ਦੇ ਮਹੱਤਵ ਦੇ ਆਧਾਰ 'ਤੇ, ਇਸ ਸਵਿਚਿੰਗ ਸਮੱਸਿਆ ਨੂੰ ਹੱਲ ਕਰਨ ਲਈ ਲਗਾਤਾਰ ਨਵੀਆਂ ਤਕਨੀਕਾਂ ਵਿਕਸਿਤ ਕੀਤੀਆਂ ਜਾ ਰਹੀਆਂ ਹਨ। ਚਿੱਪ ਦਾ ਆਕਾਰ ਵਧਾਉਣ ਨਾਲ ਗੇਟ ਚਾਰਜ ਵਧਦਾ ਹੈ; ਇਹ ਡਿਵਾਈਸ ਦਾ ਆਕਾਰ ਵਧਾਉਂਦਾ ਹੈ। ਸਵਿਚਿੰਗ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਘਟਾਉਣ ਲਈ, ਨਵੀਂ ਤਕਨੀਕ ਜਿਵੇਂ ਕਿ ਚੈਨਲ ਮੋਟੀ ਬੌਟਮ ਆਕਸੀਕਰਨ ਸਾਹਮਣੇ ਆਈ ਹੈ, ਜਿਸਦਾ ਉਦੇਸ਼ ਗੇਟ ਚਾਰਜ ਨੂੰ ਘਟਾਉਣਾ ਹੈ। ਉਦਾਹਰਨ ਲਈ, ਨਵੀਂ ਤਕਨੀਕ SuperFET ਕੰਡਕਸ਼ਨ ਨੁਕਸਾਨ ਨੂੰ ਘੱਟ ਕਰ ਸਕਦੀ ਹੈ ਅਤੇ RDS(ON) ਅਤੇ ਗੇਟ ਚਾਰਜ (Qg) ਨੂੰ ਘਟਾ ਕੇ ਸਵਿਚਿੰਗ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ ਬਿਹਤਰ ਬਣਾ ਸਕਦੀ ਹੈ। ਇਸ ਤਰ੍ਹਾਂ, MOSFETs ਸਵਿਚਿੰਗ ਦੌਰਾਨ ਹਾਈ-ਸਪੀਡ ਵੋਲਟੇਜ ਟਰਾਂਜਿਐਂਟਸ (dv/dt) ਅਤੇ ਮੌਜੂਦਾ ਟਰਾਂਜਿਐਂਟਸ (di/dt) ਦਾ ਮੁਕਾਬਲਾ ਕਰ ਸਕਦੇ ਹਨ, ਅਤੇ ਉੱਚ ਸਵਿਚਿੰਗ ਫ੍ਰੀਕੁਐਂਸੀ 'ਤੇ ਵੀ ਭਰੋਸੇਯੋਗ ਢੰਗ ਨਾਲ ਕੰਮ ਕਰ ਸਕਦੇ ਹਨ।